专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010108825A1 PROTOKOLLBESCHLEUNIGERMODUL MIT PAKETWEITERLEITUNGSFUNKTION UND BETRIEBSVERFAHREN FÜR EINEN SENDEREMPFÄNGER ZUR SCHNELLEN WEITERLEITUNG VON DATENPAKETEN 审中-公开
标题翻译：带包装转发功能，工作程序协议加速器模块用于接收器，用于快速数据包转发
公开(公告)号：WO2010108825A1
公开(公告)日：2010-09-30
申请号：PCT/EP2010/053388
申请日：2010-03-16
申请人： IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK , DIETTERLE, Daniel , LANGENDÖRFER, Peter
发明人： DIETTERLE, Daniel , LANGENDÖRFER, Peter
IPC分类号： H04L12/40 , H04L12/24 , H04L29/12
CPC分类号： H04L12/417 , H04W88/02
摘要： Die vorliegende Erfindung betrifft ein Protokollbeschleunigermodul für ein Datenübertragungsprotokollebene eines Senderempfängers, insbesondere, jedoch nicht ausschließlich, zur schnellen Weiterleitung von Datenpaketen in drahtlosen Sensornetzwerken im Zeitmultiplex-Verfahren gemäß dem IEEE 802.15.4 Standard. Weiterhin betrifft die Erfindung ein Betriebsverfahren für einen Senderempfänger zur schnellen Weiterleitung von Datenpaketen, ebenfalls insbesondere, jedoch nicht ausschließlich, in drahtlosen Sensornetzwerken im Zeitmultiplex-Verfahren gemäß dem IEEE 802.15.4 Standard. Kern der Erfindung ist eine Verweistabelle, in der sowohl Verweise von Kennungen zweiter Senderempfänger auf Kennungen dritter Senderempfänger als auch Verweise von bestimmten Nachrichten auf Kennungen dritter Senderempfänger hinterlegt sind. Ein Senderempfänger kann schon während des Empfangs eines Datenpakets überprüfen, ob es sich um ein weiterzuleitendes Datenpaket handelt und entsprechende Vorkehrungen für das schnelle Versenden eines weiterzuleitenden Datenpakets treffen. Somit können Echtzeitbedingungen vieler Anwendungen erfüllt werden.
摘要翻译：本发明涉及一种用于收发机的数据传输协议层的协议加速器模块，特别地但不排他地用于根据IEEE 802.15.4标准中的时分多路复用方法在无线传感器网络中的数据分组的快速转发。此外，本发明涉及一种操作收发机的数据分组的快速转发，也特别的方法，但不排他地，在时分多路复用方法的无线传感器网络根据IEEE 802.15.4标准。本发明的实质是在该标识符第二收发信机的两个链路被沉积在标识符第三收发器，以及指向特定的报文标识符第三收发器的参考表。发射机接收机可以数据分组的接收期间已经检查，是否它是一个weiterzuleitendes数据分组，并采取适当的预防措施，用于快速发送转发的数据包。因此，可满足许多应用的实时情况。

2. 发明申请

WO2016120362A1 INTRINSISCHE AUTHENTIFIZIERUNG VON PROGRAMCODE 审中-公开
标题翻译：程序代码固有鉴别
公开(公告)号：WO2016120362A1
公开(公告)日：2016-08-04
申请号：PCT/EP2016/051756
申请日：2016-01-28
申请人： IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK
发明人： STECKLINA, Oliver , LANGENDÖRFER, Peter
IPC分类号： H04L9/06 , H04L9/00 , G06F21/12 , G09C1/00
CPC分类号： H04L9/0662 , G06F21/125 , G09C1/00 , H04L9/002 , H04L9/0637 , H04L2209/12 , H04L2209/20
摘要： Krypto-Prozessor, umfassend einen Prozessorkern zum Empfang und zur Ausführung von Instruktionen eines Programmcodes, dem ein Programmablaufplan zugrundeliegt, eine Programmspeichereinheit, die den Programmcode mit Instruktionen in einzeln verschlüsselter Form speichert, wobei die Instruktionen jeweils mindestens ein Instruktionsdatenwort und einen der jeweiligen Instruktion zugeordneten Instruktions-Datenschlüssel enthalten, eine jeweilige Instruktion unter Verwendung eines Programm-Datenschlüssels und des Instruktions-Datenschlüssels einer jeweiligen Vorgängerinstruktion verschlüsselt ist, welche gemäß dem Programmablaufplan unmittelbar vorher auszuführen ist, und wobei nur in dem Fall, dass eine betreffende Instruktion im Programmablaufplan eine Mehrzahl möglicher Vorgängerinstruktionen hat, den betreffenden möglichen Vorgängerinstruktionen derselbe Instruktions-Datenschlüssel zugeordnet ist, die jeweiligen Instruktions-Datenschlüssel ansonsten aber instruktions-individuell sind; und eine Entschlüsselungseinheit, die ausgebildet ist, von der Programmspeichereinheit her die verschlüsselten Instruktionen zu empfangen und eine jeweilige empfangene verschlüsselte Instruktion unter Verwendung des Programm-Datenschlüssels und des Instruktions-Datenschlüssels der betreffenden Vorgängerinstruktion zu entschlüsseln, das so aktuell entschlüsselte mindestens eine Instruktionsdatenwort der Instruktion dem Prozessorkern zur Ausführung der Instruktion zuzuführen sowie den so aktuell entschlüsselten Instruktions-Datenschlüssel zur Verwendung bei der Entschlüsselung der unmittelbar nächsten empfangenen verschlüsselten Instruktion vorzuhalten.
摘要翻译：密码处理器，包括：用于接收并执行的程序代码，这是设置流程图，其存储与在单独加密形式的指令的程序代码的程序存储单元，指令的处理器核心，其特征在于在每种情况下的指示的至少一个指令数据字与相应的指令相关联的指令中的一个 -Datenschlüssel包含相应的指令利用程序数据密钥和相应的前导指令的指令数据密钥进行加密，以根据流程图来立即执行的上方，并且其中，仅在所讨论中的程序中的指令调度多个可能的前驱指令的情况下已经有问题的可能的前驱指令与所述相同的指令数据项，相应的指令数据密钥，但是否则指令INDI相关联是vidually; 以及被配置的解密单元，用于接收从所述程序存储单元产生的加密的指令，并使用该程序的数据密钥和相应的前导指令的指令数据密钥，这作为局部解密的指令的至少一个指令数据字到解密各自的接收加密的指令用于指令的执行，以及在如此自责供给处理器核心当前解码为在接收到的加密立即下一指令的解密使用指令的数据密钥。

3. 发明申请

WO2014064275A1 INDIVIDUALISIERTE SPANNUNGSVERSORGUNG VON BAUELEMENTEN INTEGRIERTER SCHALTUNGEN ALS SCHUTZMAßNAHME GEGEN SEITENKANALANGRIFFE 审中-公开
标题翻译：个性化的电源元器件集成电路AS防侧信道攻击的保护措施
公开(公告)号：WO2014064275A1
公开(公告)日：2014-05-01
申请号：PCT/EP2013/072447
申请日：2013-10-25
申请人： IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK
发明人： DYKA, Zoya , LANGENDÖRFER, Peter
IPC分类号： H01L23/00 , H01L27/02
CPC分类号： H01L23/573 , H01L23/5226 , H01L23/528 , H01L23/5286 , H01L23/53204 , H01L27/0292 , H01L27/11807 , H01L2924/0002 , H01L2924/00
摘要： Halbleitervorrichtung, insbesondere eine integrierte Schaltung mit Schutz gegen Seiten- kanalangriffe, insbesondere Imaging- und Probing-basierte Angriffe, EMA und Reverse Engineering wobei eine metallisch leitfähige Schicht einer ersten (104) und/oder einer zweiten Potentialzuführung (106) mit allen Schaltungskomponenten jeweils einzeln über jeweils individuelle Leitbahnstrukturen (V1, V2) direkt verbunden sind.
摘要翻译：一种半导体装置，在具有防止侧信道攻击，特别是成像和特定的集成电路的探测基于攻击，EMA和逆向工程，其中的一个第一（104）金属导电层和/或与所有电路元件的第二电位供给（106）各自独立地在每个单独的导体结构（V1，V2）被直接连接。

4. 发明申请

WO2016071523A1 VORRICHTUNG UND VERFAHREN ZUR MULTIPLIKATION ZUR ERSCHWERUNG VON SEITENKANALANGRIFFEN 审中-公开
标题翻译： DEVICE AND METHOD FOR乘法边信道攻击的复杂化
公开(公告)号：WO2016071523A1
公开(公告)日：2016-05-12
申请号：PCT/EP2015/075993
申请日：2015-11-06
申请人： IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK
发明人： DYKA, Zoya , LANGENDÖRFER, Peter
IPC分类号： G06F7/53 , H04L9/00
CPC分类号： G06F7/5324 , G06F2207/7252 , G06F2207/7257 , H04L9/003 , H04L2209/08
摘要： Es wird eine Vorrichtung zur Multiplikation zweier Bitfolgen beschrieben. Eine Steuereinheit wählt aus einer Vielzahl paralleler Multiplikationseinheiten in Abhängigkeit von einem Zufallssignal genau eine Multiplikationseinheit aus und aktiviert diese. Eine von allen Multiplikationseinheiten gemeinsam genutzte Teilmultipliziereinheit empfängt und multipliziert von der jeweils aktivierten Multiplikationseinheit gebildete Operanden miteinander. Jede der Multiplikationseinheiten implementiert eine andere Multiplikationsmethode zur Durchführung einer Multiplikation und weist dafür eine entsprechend der implementierten Multiplikationsmethode ausgebildete Auswahleinheit und eine entsprechend der implementierten Multiplikationsmethode ausgebildete Akkumulationseinheit auf. Die jeweilige Auswahleinheit wählt Schritt für Schritt Segmente der zu multiplizierenden Bitfolgen nach einem der jeweiligen Multiplikationsmethode angepassten Auswahlplan aus, bildet aus einem oder mehreren Segmenten Operanden und gibt sie an die Teilmultipliziereinheit aus. Die jeweilige Akkumulationseinheit empfängt von der Teilmultipliziereinheit ausgegebene Teilprodukte Schritt für Schritt, akkumuliert sie nach einem entsprechend der implementierten Multiplikationsmethode angepassten, zum Auswahlplan passenden Akkumulationsplan und gibt nach Abschluss der Akkumulation das so ermittelte Produkt der Bitfolgen aus.
摘要翻译：它是用于描述的两个比特序列中的乘法装置。控制单元选择在响应多个平行的乘法单元的一个随机信号正好一个乘法器单元并激活它们。由所有乘法单元Teilmultipliziereinheit接收并乘以操作符的由彼此分别激活乘法单元形成的共享。每个乘法单元的实现用于执行乘法另一乘法方法并将其分配给训练相应实现的乘法方法选择单元，并且相应地执行乘法方法训练累积单元。由比特序列的步骤的段相应的选择单元步骤，通过改编自选择计划相应乘法方法中的一个相乘，形成一个或多个段的操作数和将其输出到Teilmultipliziereinheit。各个累积单元从Teilmultipliziereinheit输出部分乘积步步接收，它累积由适于选择计划匹配累积计划的实现的方法的相应的乘法和，如从确定该位序列的产物的积累完成之后。

5. 发明申请

WO2012066043A2 UNIFIZIERTER MULTIPLIZIERER FÜR DIE GALOIS-KÖRPER GF(2n) UND GF(p), SOWIE KRYPTOGRAPHIE-VERFAHREN UND KRYPTOGRAPHIE-VORRICHTUNG 审中-公开
标题翻译：，统一乘法器BODY伽罗瓦GF（2n个）AND GF（p）和密码处理和密码术设备
公开(公告)号：WO2012066043A2
公开(公告)日：2012-05-24
申请号：PCT/EP2011/070265
申请日：2011-11-16
申请人： IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROELECTRONICS / LEIBNIZ-INSTITUT FÜR INNOVATIVE MIKROELEKTRONIK , DYKA, Zoya , LANGENDÖRFER, Peter
发明人： DYKA, Zoya , LANGENDÖRFER, Peter
IPC分类号： G06F7/72
CPC分类号： G06F7/724
摘要： Vorrichtung zur Ermittlung eines Produktes C zweier in Form endlicher Bitfolgen A = a n-1 a n-2 ...a 1 a 0 und B = b n-1 b n-2 ...b 1 b 0 vorliegender Faktoren als Produkt wahlweise im Galois-Körper GF(p) oder als Produkt im Galois-Körper GF(2 n ), sowie kryptographische Verfahren und Vorrichtungen.
摘要翻译：
一种用于在两个有限位串A的形式确定产品C设备=α<子> N-1 一<子>的n-2 ...一个<子> 1 _{0 _{和B = b _{n-1 _{n <2> ... b _{1 b'的子> 0 本因素，如产品任选地在伽罗瓦K＆ouml的;体GF（p）的或如在伽罗瓦K＆ouml的产品;体GF（2 ^{名词），和加密方法和设备。}}}}}}

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式