专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO1988005189A1 N-BIT SUM-CARRY ACCUMULATOR 审中-公开
公开(公告)号：WO1988005189A1
公开(公告)日：1988-07-14
申请号：PCT/US1987003291
申请日：1987-12-07
申请人： HUGHES AIRCRAFT COMPANY
发明人： HUGHES AIRCRAFT COMPANY , SHAHRIARY, Iradj , REINHARDT, Victor, S.
IPC分类号： G06F07/50
CPC分类号： G06F7/5095 , G06F3/1293 , G06F7/68
摘要： The shortcomings illustrated by the related art are addressed by the improved accumulator (110) of the present invention. The invention provides a periodic output signal in response to an input frequency word and includes one adder (112) for each bit of the frequency word to be added. Each adder (112) has first and second inputs (A and B), a sum output representing the sum of the first and second inputs, and a carry output (Co) representing the sum of the first and second inputs. All but the first adder (112) includes a carry input (Ci). A first sum register (114) is included for storing the sum outputs of said adders (112). The inputs of said register (114) being the sum outputs of said adders (112) and the outputs of the register (114) the second inputs of said adders (112). The invention includes a second carry register (115) for storing the carry outputs (Co) of said adders (112). The output of said second register (115) being the carry inputs (Ci) of said adders (112).
摘要翻译：现有技术说明的缺点由本发明的改进的蓄能器（110）来解决。本发明提供响应于输入频率字的周期性输出信号，并且包括用于待添加的频率字的每个比特的一个加法器（112）。每个加法器（112）具有第一和第二输入（A和B），表示第一和第二输入之和的和输出和表示第一和第二输入之和的进位输出（Co）。除第一加法器（112）之外的所有加法器包括进位输入（Ci）。包括第一和寄存器（114），用于存储所述加法器（112）的和输出。所述寄存器（114）的输入是所述加法器（112）的和输出和寄存器（114）的输出的所述加法器（112）的第二输入。本发明包括用于存储所述加法器（112）的进位输出（Co）的第二进位寄存器（115）。所述第二寄存器（115）的输出是所述加法器（112）的进位输入（Ci）。

IPRDB

热门服务

关于我们

友情链接

联系方式