专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005048339A1 SELF ALIGNED DAMASCENE GATE 审中-公开
标题翻译：自对准丹麦门
公开(公告)号：WO2005048339A1
公开(公告)日：2005-05-26
申请号：PCT/US2004/033251
申请日：2004-10-08
申请人： ADVANCED MICRO DEVICES, INC. , TABERY, Cyrus, E. , AHMED, Shibly, S. , BUYNOSKI, Matthew, S. , DAKSHINA-MURPHY, Srikanteswara , KRIVOKAPIC, Zoran , WANG, Haihong , YANG, Chih-Yuh , YU, Bin
发明人： TABERY, Cyrus, E. , AHMED, Shibly, S. , BUYNOSKI, Matthew, S. , DAKSHINA-MURPHY, Srikanteswara , KRIVOKAPIC, Zoran , WANG, Haihong , YANG, Chih-Yuh , YU, Bin
IPC分类号： H01L21/336
CPC分类号： H01L29/785 , H01L29/66818 , H01L29/7842
摘要： A method for forming a metal-oxide semiconductor field-effect transistor (MOSFET) (200) includes patterning a fin area, a source region, and a drain region on a substrate, forming a fin (310) in the fin area, and forming a mask (320) in the fin area. The method further includes etching the mask (320) to expose a channel area (330) of the MOSFET (200), etching the fin (310) to thin a width of the fin (310) in the channel area (330), forming a gate over the fin (310), and forming contacts to the gate, the source region, and the drain region.
摘要翻译：一种用于形成金属氧化物半导体场效应晶体管（200）的方法，包括在衬底上形成翅片区域，源极区域和漏极区域，在翅片区域形成翅片（310），并形成在翅片区域中的掩模（320）。该方法还包括蚀刻掩模（320）以暴露MOSFET（200）的沟道区域（330），蚀刻鳍片（310）以使沟槽区域（330）中的鳍片（310）的宽度变薄，从而形成在所述翅片（310）上方的栅极，以及形成与所述栅极，所述源极区域和所述漏极区域的接触。

2. 发明申请

WO2004112105A2 MULTI-STEP CHEMICAL MECHANICAL POLISHING OF A GATE AREA IN A FINFET 审中-公开
标题翻译：金属矿场门区的多步化学机械抛光
公开(公告)号：WO2004112105A2
公开(公告)日：2004-12-23
申请号：PCT/US2004/017724
申请日：2004-06-05
申请人： ADVANCED MICRO DEVICES, INC. , ACHUTHAN, Krishnashree , AHMED, Shibly, S. , WANG, Haihong , YU, Bin
发明人： ACHUTHAN, Krishnashree , AHMED, Shibly, S. , WANG, Haihong , YU, Bin
IPC分类号： H01L21/00
CPC分类号： H01L29/785 , C09G1/02 , H01L21/31053 , H01L21/3212 , H01L29/42384 , H01L29/4908 , H01L29/66795 , H01L29/6681 , Y10S438/959
摘要： A method of manufacturing a MOSFET type semiconductor device includes planarizing a gate material layer (320) that is deposited over a channel. The planarization is performed in a multi-step process that includes an initial “rough” planarization and then a “fine” planarization. The slurry used for the finer planarization may include added material that tends to adhere to low areas of the gate material.
摘要翻译：制造MOSFET型半导体器件的方法包括平坦化沉积在沟道上的栅极材料层（320）。平面化在包括初始“粗糙”平坦化然后是“精细”平坦化的多步骤过程中进行。用于更精细平坦化的浆料可以包括倾向于粘附到栅极材料的低区域的添加材料。

3. 发明申请

WO2005071727A1 NARROW-BODY DAMASCENE TRI-GATE FINFET HAVING THINNED BODY 审中-公开
标题翻译：带有身体的身体健康的三面体
公开(公告)号：WO2005071727A1
公开(公告)日：2005-08-04
申请号：PCT/US2004/043105
申请日：2004-12-21
申请人： ADVANCED MICRO DEVICES, INC. , AHMED, Shibly, S. , WANG, Haihong , YU, Bin
发明人： AHMED, Shibly, S. , WANG, Haihong , YU, Bin
IPC分类号： H01L21/336
CPC分类号： H01L29/785 , H01L29/66545 , H01L29/66795
摘要： A method of forming a fin field effect transistor includes forming a fin (205) and forming a source region (210) on a first end of the fin (205) and a drain region (215) on a second end of the fin (205). The method further includes forming a dummy gate (505) with a first semi-conducting material in a first pattern over the fin (205) and forming a dielectric layer (605) around the dummy gate (505). The method also includes removing the first semi-conducting material to leave a trench (705) in the dielectric layer (605) corresponding to the first pattern, thinning a portion of the fin (205) exposed within the trench (705), and forming a metal gate (1005) within the trench (705).
摘要翻译：形成鳍状场效应晶体管的方法包括：在鳍片（205）的第一端上形成鳍片（205）并形成源极区域（210），在鳍片（205）的第二端部上形成漏极区域（215））。该方法还包括在鳍片（205）上形成具有第一图案的第一半导体材料的虚拟栅极（505），并在虚拟栅极（505）周围形成介电层（605）。该方法还包括去除第一半导体材料以在对应于第一图案的电介质层（605）中留下沟槽（705），使在沟槽（705）中暴露的鳍片（205）的一部分变薄，并形成在沟槽（705）内的金属栅极（1005）。

4. 发明申请

WO2005071726A1 DAMASCENE TRI-GATE FINFET 审中-公开
标题翻译： DAMASCENE三栅FINFET
公开(公告)号：WO2005071726A1
公开(公告)日：2005-08-04
申请号：PCT/US2004/043104
申请日：2004-12-21
申请人： ADVANCED MICRO DEVICES, INC. , AHMED, Shibly, S. , WANG, Haihong , YU, Bin
发明人： AHMED, Shibly, S. , WANG, Haihong , YU, Bin
IPC分类号： H01L21/336
CPC分类号： H01L29/785 , H01L29/66545 , H01L29/66795
摘要： A method of forming a fin field effect transistor includes forming a fin (205) and forming a source region (210) adjacent a first end of the fin (205) and a drain region (210) adjacent a second end of the fin (205). The method further includes forming a dummy gate (505) over the fin (205) and forming a dielectric layer (605) around the dummy gate (505). The method also includes removing the dummy gate (505) to form a trench (705) in the dielectric layer (605) and forming a metal gate (905) in the trench (705).
摘要翻译：形成鳍状场效应晶体管的方法包括：形成翅片（205）并形成与鳍片（205）的第一端相邻的源极区域（210）和与鳍片（205）的第二端部相邻的漏极区域（210））。该方法还包括在鳍片（205）上方形成虚拟栅极（505），并在虚拟栅极（505）周围形成电介质层（605）。该方法还包括去除伪栅极（505）以在介电层（605）中形成沟槽（705）并在沟槽（705）中形成金属栅极（905）。

5. 发明申请

WO2005034207A2 VARYING CARRIER MOBILITY IN SEMICONDUCTOR DEVICES TO ACHIEVE OVERALL DESIGN GOALS 审中-公开
标题翻译：半导体设备的变化载体移动实现总体设计目标
公开(公告)号：WO2005034207A2
公开(公告)日：2005-04-14
申请号：PCT/US2004/024590
申请日：2004-07-28
申请人： ADVANCED MICRO DEVICES , INC. , YU, Bin , AHMED, Shibly, S. , WANG, Haihong
发明人： YU, Bin , AHMED, Shibly, S. , WANG, Haihong
IPC分类号： H01L21/00
CPC分类号： H01L29/785 , H01L27/1203 , H01L29/42392 , H01L29/66795
摘要： A semiconductor device (100) may include a substrate (110) and an insulating layer (120) formed on the substrate (110). A first device (710) maybe formed on the insulating layer (120), including a first fin (130). The first fin (130) maybe formed on the insulating layer (120) and may have a first fin aspect ratio. A second device (720) may be formed on the insulating layer (120), including a second fin (130). The second fin (130) may be formed on the insulating layer (120) and may have a second fin aspect ratio different from the first fin aspect ratio.
摘要翻译：半导体器件（100）可以包括衬底（110）和形成在衬底（110）上的绝缘层（120）。第一器件（710）可以形成在绝缘层（120）上，包括第一鳍（130）。第一翅片（130）可以形成在绝缘层（120）上，并且可以具有第一翅片长宽比。第二装置（720）可以形成在绝缘层（120）上，包括第二鳍片（130）。第二翅片130可以形成在绝缘层120上，并且可以具有与第一翅片长宽比不同的第二翅片长宽比。

6. 发明申请

WO2004112146A1 FINFET WITH DUAL SILICON GATE LAYER FOR CHEMICAL MECHANICAL POLISHING PLANARIZATION 审中-公开
标题翻译：用于化学机械抛光平面化的双硅栅层FINFET
公开(公告)号：WO2004112146A1
公开(公告)日：2004-12-23
申请号：PCT/US2004/017725
申请日：2004-06-05
申请人： ADVANCED MICRO DEVICES, INC. , ACHUTHAN, Krishnashree , AHMED, Shibly, S. , WANG, Haihong , YU, Bin
发明人： ACHUTHAN, Krishnashree , AHMED, Shibly, S. , WANG, Haihong , YU, Bin
IPC分类号： H01L29/423
CPC分类号： H01L29/785 , H01L21/3212 , H01L29/4908 , H01L29/66795 , H01L29/6681
摘要： A FinFET-type semiconductor device includes a fin structure (210) on which a relatively thin amorphous silicon layer (420) and then an undoped polysilicon layer (425) is formed. The semiconductor device may be planarized using a chemical mechanical polishing (CMP) in which the amorphous silicon layer (420) act as a stop layer to prevent damage to the fin structure.
摘要翻译： FinFET型半导体器件包括翅片结构（210），在其上形成相对薄的非晶硅层（420），然后形成未掺杂的多晶硅层（425）。半导体器件可以使用其中非晶硅层（420）用作阻挡层的化学机械抛光（CMP）来平坦化，以防止损坏鳍结构。

7. 发明申请

WO2004068585A1 STRAINED CHANNEL FINFET 审中-公开
标题翻译：应变通道FINFET
公开(公告)号：WO2004068585A1
公开(公告)日：2004-08-12
申请号：PCT/US2004/000967
申请日：2004-01-15
申请人： ADVANCED MICRO DEVICES, INC. , DAKSHINA-MURTHY, Srikanteswara , AN, Judy, Xilin , KRIVOKAPIC, Zoran , WANG, Haihong , YU, Bin
发明人： DAKSHINA-MURTHY, Srikanteswara , AN, Judy, Xilin , KRIVOKAPIC, Zoran , WANG, Haihong , YU, Bin
IPC分类号： H01L29/10
CPC分类号： H01L29/785 , H01L29/1054 , H01L29/4908 , H01L29/66795 , H01L29/78654 , H01L29/78687
摘要： A semiconductor structure includes a fin (205) and a layer (305) formed on the fin. The fin (205) includes a first crystalline material having a rectangular cross section and a number of surfaces. The layer (305) is formed on the surfaces and includes a second crystalline material. The first crystalline material has a different lattice constant than the second crystalline material to induce tensile strain within the layer (305).
摘要翻译：半导体结构包括翅片（205）和形成在翅片上的层（305）。翅片（205）包括具有矩形横截面和多个表面的第一晶体材料。层（305）形成在表面上并且包括第二结晶材料。第一结晶材料具有与第二结晶材料不同的晶格常数，以在层（305）内引起拉伸应变。

8. 发明申请

WO2004068589A1 NARROW FIN FINFET 审中-公开
公开(公告)号：WO2004068589A1
公开(公告)日：2004-08-12
申请号：PCT/US2004/000963
申请日：2004-01-15
申请人： ADVANCED MICRO DEVICES, INC. , KRIVOKAPIC, Zoran , AN, Judy, Xilin , DAKSHINA-MURTHY, Srikanteswara , WANG, Haihong , YU, Bin
发明人： KRIVOKAPIC, Zoran , AN, Judy, Xilin , DAKSHINA-MURTHY, Srikanteswara , WANG, Haihong , YU, Bin
IPC分类号： H01L29/786
CPC分类号： H01L29/785 , H01L29/42384 , H01L29/66818 , H01L29/78687
摘要： A narrow channel FinFET is described herein with a channel width of less than 6 nm. The FinFET may include a fin (140) in which the channel area is trimmed using a NH 4 OH etch or a reactive ion etch (RIE).
摘要翻译：本文描述了窄通道FinFET，其通道宽度小于6nm。 FinFET可以包括翅片（140），其中使用NH 4 OH蚀刻或反应离子蚀刻（RIE）来修整沟道区域。

9. 发明申请

WO2003036701A1 LOW-TEMPERATURE POST-DOPANT ACTIVATION PROCESS 审中-公开
标题翻译：低温后激活过程
公开(公告)号：WO2003036701A1
公开(公告)日：2003-05-01
申请号：PCT/US2002/032555
申请日：2002-10-11
申请人： ADVANCED MICRO DEVICES, INC. , YU, Bin , OGLE, Robert, B. , PATON, Eric, N. , TABERY, Cyrus, E. , XIANG, Qi
发明人： YU, Bin , OGLE, Robert, B. , PATON, Eric, N. , TABERY, Cyrus, E. , XIANG, Qi
IPC分类号： H01L21/268
CPC分类号： H01L29/665 , H01L21/268
摘要： A method of manufacturing a MOSFET semiconductor device comprises forming a gate electrode (24) over a substrate (10) and a gate oxide (16) between the gate electrode (24) and the substrate (10); forming source/drain extensions (30, 32) in the substrate (10); forming first and second sidewall spacers (36, 38); implanting dopants (44) within the substrate (10) to form source/drain regions (40, 42) in the substrate (10) adjacent to the sidewalls spacers (36, 38); laser thermal annealing to activate the source/drain regions (40, 42); depositing a layer of nickel (46) over the source/drain regions (40, 42); and annealing to form a nickel silicide layer (46) disposed on the source/drain regions (40, 42). The source/drain extensions (30, 32) and sidewall spacers (36, 38) are adjacent to the gate electrode (24). The source/drain extensions (30, 32) can have a depth of about 5 to 30 nanometers, and the source/drain regions (40, 42) can have a depth of about 40 to 100 nanometers. The annealing is at temperatures from about 350 to 500 °C.
摘要翻译：一种制造MOSFET半导体器件的方法包括在栅电极（24）和衬底（10）之间的衬底（10）和栅氧化层（16）上形成栅电极（24）。在所述衬底（10）中形成源极/漏极延伸部（30,32）; 形成第一和第二侧壁间隔件（36,38）; 在所述衬底（10）内注入掺杂剂（44）以在所述衬底（10）中邻近所述侧壁间隔物（36,38）形成源/漏区（40,42）; 激光热退火以激活源/漏区（40,42）; 在源/漏区（40,42）上沉积一层镍（46）; 和退火以形成设置在源/漏区（40,42）上的硅化镍层（46）。源极/漏极延伸部（30,32）和侧壁间隔物（36,38）与栅电极（24）相邻。源极/漏极扩展部（30,32）可以具有约5至30纳米的深度，并且源极/漏极区域（40,42）可以具有约40至100纳米的深度。退火温度在约350-500℃

10. 发明申请

WO2003032400A1 SEMICONDUCTOR DEVICE FORMED WITH DISPOSABLE SPACER AND LINER USING HIGH-K MATERIAL AND METHOD OF FABRICATION 审中-公开
标题翻译：使用高K材料和制造方法形成具有可分散间隔物和衬里的半导体器件
公开(公告)号：WO2003032400A1
公开(公告)日：2003-04-17
申请号：PCT/US2002/030840
申请日：2002-09-26
申请人： ADVANCED MICRO DEVICES, INC. , YU, Bin , XIANG, Qi , WANG, HaiHong
发明人： YU, Bin , XIANG, Qi , WANG, HaiHong
IPC分类号： H01L29/78
CPC分类号： H01L29/4983 , H01L29/6653 , H01L29/6659
摘要： A semiconductor device (10) and method of manufacture. A liner (62) composed of a high-K material having a relative permittivity of greater than eight is formed adjacent at least the sidewalls of a gate (28). Sidewall spacers (66) are formed adjacent the gate and spaced apart from the gate by the liner. The liner can be removed using an etch process that has substantially no reaction with a gate dielectric (34) of the gate.
摘要翻译：一种半导体器件（10）及其制造方法。由栅极（28）的至少侧壁形成由相对介电常数大于8的高K材料构成的衬垫（62）。侧壁间隔件（66）邻近闸门形成并且通过衬套与闸门间隔开。可以使用基本上不与栅极的栅极电介质（34）反应的蚀刻工艺来去除衬里。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式