专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010018639A1 蒸着装置及び薄膜デバイスの製造方法审中-公开
标题翻译：沉积装置和制造薄膜装置的方法
公开(公告)号：WO2010018639A1
公开(公告)日：2010-02-18
申请号：PCT/JP2008/064647
申请日：2008-08-15
申请人：株式会社シンクロン , 長江亦周 , 姜友松 , 塩野一郎 , 清水匡之 , 林達也 , 古川誠 , 村田尊則
发明人：長江亦周 , 姜友松 , 塩野一郎 , 清水匡之 , 林達也 , 古川誠 , 村田尊則
IPC分类号： C23C14/22
CPC分类号： C23C14/22 , C23C14/083 , C23C14/10 , C23C14/221 , C23C14/225 , H01J2237/0041 , H01J2237/3132
摘要：【課題】高いイオンビームアシストの効果を引き出すことができる蒸着装置１を提供する。【解決手段】真空容器１０内に設けられた基板ホルダ１２と、基板ホルダ１２に支持された基板１４と、基板１４に対向して設けられた蒸着源３４と、基板１４に対してイオンビームを照射するイオン源３８と、基板１４に対して電子を照射するニュートラライザ４０と、を備える蒸着装置１において、イオン源３８を真空容器１０の側面に配設することにより、イオンビームを基板１４に対して所定角度θを有して入射させることができる蒸着装置１が構成される。蒸着装置１を用いることで光学フィルターの膜質の改善を図ることができる。
摘要翻译：本发明提供一种能够产生高离子束辅助效果的沉积设备（1）。一种沉积设备（1）包括设置在真空容器（10）中的衬底保持器（12），衬底（14），与基板（14）相对设置的沉积源（34），用离子束照射基板（14）的离子源（38）和中和器（40）），用于用电子照射衬底（14）。沉积装置（1）被构造成使得离子束能够通过将离子源（38）设置在真空容器（10）的侧表面上而以相对于衬底（14）的预定角度（θ）进入。使用沉积装置（1）导致滤光器的膜质量的改善。

2. 发明申请

WO2009084319A1 光学フィルター及びその製造方法並びに該光学フィルターを備えた光学機器审中-公开
标题翻译：光学滤波器，其制造方法及其设备的光学装置
公开(公告)号：WO2009084319A1
公开(公告)日：2009-07-09
申请号：PCT/JP2008/069937
申请日：2008-10-31
申请人：株式会社シンクロン , 塩野一郎 , 宋亦周
发明人：塩野一郎 , 宋亦周
IPC分类号： G02B5/00 , B32B9/00 , G02B5/28
CPC分类号： G02B5/285 , G02B5/22
摘要：【課題】構造が簡単でかつ製造コストが安価であり、ロットごとの光学特性のばらつきが少ない光学フィルター及びその製造方法並びに光学機器を提供する。【解決手段】光を吸収する多層膜Ｍが基材Ｓの表面に形成された光学フィルターＰであって、多層膜Ｍは、複数の膜が積層された誘電体膜Ｆと、誘電体膜Ｆを構成する複数の膜の間の少なくとも１か所に形成され光を吸収する性質を有する吸収膜Ａとを備えている。そして、誘電体膜Ｆは、金属元素Ｘの酸化物、窒化物若しくは酸窒化物で構成される第１の膜Ｆ１と、金属元素Ｙの酸化物、窒化物若しくは酸窒化物、又は金属元素Ｘと金属元素Ｙからなる合金の酸化物、窒化物若しくは酸窒化物で構成される第２の膜Ｆ２と、のうち２種類以上の膜が積層された構成を有している。また、吸収膜Ａは、金属元素Ｘ及び金属元素Ｙの一方又は両方を含有している。
摘要翻译：本发明的目的是提供一种滤光器，其结构简单，可以低成本生产，其光学特性具有狭窄的批次间差异; 一种制造该滤光器的方法; 和光学装置。公开了一种包括基材（S）和可吸收光并形成在基材（S）的表面上的多层膜（M））的滤光器（P），其中多层膜（ M）包括由彼此层压的两层或多层膜组成的介电膜（F）和形成在至少一个空间中的吸收膜（A），该吸收膜选自构成电介质膜的两个或更多个膜之间形成的空间（F），可吸收光。电介质膜（F）包括彼此层叠的至少两层膜，其中所述至少两层膜独立地选自包含金属元素（X）的氧化物，氮化物或氮氧化物的第一膜（F1），第二膜包含金属元素（Y）的氧化物，氮化物或氧氮化物或金属元素（X）和金属元素（Y）的合金的氧化物，氮化物或氧氮化物的膜（F2）。吸收膜（A）含有金属元素（X）和金属元素（Y）中的一种或两种。

3. 发明申请

WO2004049411A1 半導体基板の製造方法及び電界効果型タランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ审中-公开
标题翻译：用于生产半导体基板的方法和用于制造场效应晶体管和半导体基板和场效应晶体管的方法
公开(公告)号：WO2004049411A1
公开(公告)日：2004-06-10
申请号：PCT/JP2002/012542
申请日：2002-11-29
申请人：三菱住友シリコン株式会社 , 塩野一郎 , 二宮正晴 , 鴻上肇
发明人：塩野一郎 , 二宮正晴 , 鴻上肇
IPC分类号： H01L21/20
CPC分类号： H01L29/165 , H01L21/02381 , H01L21/0245 , H01L21/02505 , H01L21/0251 , H01L21/02532 , H01L29/1054 , H01L29/155
摘要： A semiconductor substrate, a field effect transistor, and its fabricating method comprising a step for forming an SiGe layer where the compositional ratio of Ge varies stepwise with an inclination in the film depositing direction on an Si substrate in order to decrease through dislocation density and surface roughness by repeating a plurality of times a step for epitaxially growing an inclining composition layer of SiGe where the Ge compositional ratio increases gradually from that of an underlying material and a step for epitaxially growing a constant composition layer of SiGe on the inclining composition layer with the final compositional ratio of Ge of the inclining composition layer, a step for heat treating the SiGe layer during or after formation thereof at a temperature exceeding the epitaxially growth temperature, and a step for removing, by polishing, irregularities generated on the surface by heat treatment after forming the SiGe layer.
摘要翻译：一种半导体衬底，场效应晶体管及其制造方法，其包括形成SiGe层的步骤，其中Ge的组成比在Si衬底上沿膜沉积方向的倾斜逐步变化，以便通过位错密度和表面降低通过重复多次用于外延生长SiGe的倾斜组合物层的步骤，其中Ge组成比从底层材料逐渐增加，并且在倾斜组合物层上外延生长SiGe的恒定组成层的步骤，其中倾斜组合物层的Ge的最终组成比，在超过外延生长温度的温度下在其形成时或之后热处理SiGe层的步骤，以及通过抛光除去在表面上产生的不规则性的步骤在形成SiGe层之后。

4. 发明申请

WO2004070800A1 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法审中-公开
标题翻译：半导体衬底，场效应晶体管及其生产方法
公开(公告)号：WO2004070800A1
公开(公告)日：2004-08-19
申请号：PCT/JP2003/001242
申请日：2003-02-06
申请人：三菱住友シリコン株式会社 , 塩野一郎 , 二宮正晴 , 鴻上肇
发明人：塩野一郎 , 二宮正晴 , 鴻上肇
IPC分类号： H01L21/20
CPC分类号： H01L29/165 , H01L21/02381 , H01L21/0245 , H01L21/02502 , H01L21/02505 , H01L21/0251 , H01L21/02532 , H01L21/0262 , H01L29/1054
摘要：第1の層形成工程と第2の層形成工程と熱処理工程と研磨工程とを有し、第1の層形成工程は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の2倍より薄く前記第1のSiGe層の膜厚を設定し、第2の層形成工程は、第2のSiGe層のGe組成比を少なくとも第1のSiGe層あるいはSiとの接触面で第1のSiGe層におけるGe組成比の層中の最大値より低く、かつ、少なくとも一部にGe組成比が表面に向けて漸次増加した傾斜組成領域を形成する。これにより、貫通転位密度が低く、表面ラフネスが小さいと共に、デバイス製造工程等の熱処理時における表面や界面のラフネスの悪化を防ぐ。
摘要翻译：一种制造半导体衬底的方法包括第一层形成步骤，第二层形成步骤，热处理步骤和抛光步骤。在第一层形成步骤中，第一SiGe层的厚度小于由于厚度增加引起的位错引起晶格松弛的临界厚度的两倍。在第二层形成工序中，至少在与第一SiGe层或Si层接触的接触面上的等级组成区域，第二SiGe层的Ge组成比小于Ge组成比的最大值在第一SiGe层中，并且Ge组成比在第二层的至少一部分中朝着表面逐渐增加。因此，穿透位错密度低，表面粗糙度小，并且防止了在器件制造过程的热处理期间的表面和界面的劣化。

5. 发明申请

WO2003015140A1 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法审中-公开
标题翻译：半导体基板，现场EFFCT晶体管及其制造方法
公开(公告)号：WO2003015140A1
公开(公告)日：2003-02-20
申请号：PCT/JP2002/007903
申请日：2002-08-02
申请人：三菱住友シリコン株式会社 , 三菱マテリアル株式会社 , 水嶋一樹 , 塩野一郎 , 山口健志
发明人：水嶋一樹 , 塩野一郎 , 山口健志
IPC分类号： H01L21/20
CPC分类号： H01L29/802 , H01L21/02381 , H01L21/0245 , H01L21/02502 , H01L21/02505 , H01L21/02507 , H01L21/0251 , H01L21/02532 , H01L29/1054 , Y10S438/933
摘要： A semiconductor substrate comprises an Si substrate (1), a first SiGe layer (2) on the Si substrate, an a second SiGe layer (3) formed directly on the first SiGe layer (2) or with an Si layer being interposed therebetween. The thickness of the first SiGe layer is smaller than twice the critical thickness causing lattice relaxation due to dislocation caused when the film thickness is too large. The Ge composition ratio of the second SiGe layer is lower than the maximum value of the Ge composition ratio of the first SiGe layer at least at the contact surface in contact with the first SiGe layer or the Si layer. The second SiGe layer has at least a portion including a gradient composition region where the Ge composition ratio gradually increases toward the surface. As a result, the threading dislocation density and the surface roughness are reduced to practical levels.
摘要翻译：半导体衬底包括Si衬底（1），Si衬底上的第一SiGe层（2），直接形成在第一SiGe层（2）上的第二SiGe层（3）或者介于其间的Si层。第一SiGe层的厚度小于临界厚度的两倍，导致当膜厚度过大时引起的位错引起晶格弛豫。至少在与第一SiGe层或Si层接触的接触面处，第二SiGe层的Ge组成比低于第一SiGe层的Ge组成比的最大值。第二SiGe层具有至少一部分，其中Ge组成比逐渐朝向表面增加的梯度组成区域。结果，穿透位错密度和表面粗糙度降低到实用水平。

6. 发明申请

WO2003019632A1 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ审中-公开
标题翻译：半导体基板的生产方法和场效应晶体管和半导体基板和场效应晶体管的生产方法
公开(公告)号：WO2003019632A1
公开(公告)日：2003-03-06
申请号：PCT/JP2002/008509
申请日：2002-08-23
申请人：三菱住友シリコン株式会社 , 塩野一郎 , 水嶋一樹 , 山口健志
发明人：塩野一郎 , 水嶋一樹 , 山口健志
IPC分类号： H01L21/205
CPC分类号： H01L29/165 , H01L21/02381 , H01L21/0245 , H01L21/02502 , H01L21/02532 , H01L21/0262 , H01L29/1054 , H01L29/66916
摘要： A production method for a semiconductor substrate and a production method for a field effect transistor and a semiconductor substrate and a field effect transistor, wherein a penetration dislocation density is low, a surface roughness is small, and a deterioration in surface or interface roughness at heat treating during a device production step or the like can be prevented. A production method for a semiconductor substrate having an SiGe layers 2, 3 formed on an Si substrate 1, comprising the heat treating step of conducting heat treating at temperatures exceeding an epitaxial growth temperature while or after SiGe layers are formed by epitaxial growing, and the polishing step of removing by polishing a surface unevenness produced by the heat treating after the SiGe layers are formed.
摘要翻译：半导体衬底的制造方法以及场效应晶体管及半导体衬底以及场效应晶体管的制造方法，其中，贯通位错密度低，表面粗糙度小，表面粗糙度变差可以防止在装置制造步骤等期间的处理。一种在Si衬底1上形成有SiGe层2,3的半导体衬底的制造方法，包括在通过外延生长形成SiGe层之后或之后，在超过外延生长温度的温度下进行热处理的热处理步骤，通过研磨在形成SiGe层之后通过热处理产生的表面凹凸来去除的抛光步骤。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式