专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012032690A1 デルタシグマ変調器、積分器、および無線通信装置审中-公开
标题翻译： DELTA SIGMA调制器，整合器和无线通信设备
公开(公告)号：WO2012032690A1
公开(公告)日：2012-03-15
申请号：PCT/JP2011/002518
申请日：2011-04-28
申请人：パナソニック株式会社 , 小畑幸嗣 , 松川和生 , 三谷陽介 , 道正志郎
发明人：小畑幸嗣 , 松川和生 , 三谷陽介 , 道正志郎
IPC分类号： H03M3/02
CPC分类号： H03M3/50 , H03F3/45076 , H03M3/438
摘要：　デルタシグマ変調器は、演算増幅器（１０）を有する積分器（１）と、積分器の出力を量子化する量子化器（２）と、量子化器のデジタル出力を電流信号に変換して演算増幅器の反転入力端に負帰還する第１のＤ／Ａ変換器（３）と、積分器の入力信号を量子化器の入力端にフィードフォワードするフィードフォワードパス（４）と、量子化器のデジタル出力を電流信号に変換して量子化器の入力端に負帰還する第２のＤ／Ａ変換器（５）とを備えている。積分器（１）は、一端が当該積分器の入力信号に接続され、他端が演算増幅器の反転入力端に接続された抵抗素子（１１）と、演算増幅器の反転入力端と出力端との間に互いに直列接続されたｎ個の容量性回路（１２）と、一端が容量性回路どうしの接続点に接続され、他端が共通ノードに接続されたｎ－１個の抵抗素子（１３）とを有する。
摘要翻译： ΔΣ调制器包括：积分器（1），包括算术放大器（10）; 量化器（2），其量化积分器的输出; 第一D / A转换器（3），其将量化器的数字输出转换为电流信号，并将电流信号的负反馈提供给运算放大器的反相输入端; 前馈路径（4），其将积分器的输入信号馈送到量化器的输入端; 以及第二D / A转换器（5），其将量化器的数字输出转换为电流信号，并将当前信号的负反馈提供给量化器的输入端。积分器（1）还包括：电阻元件（11），其一端连接到积分器的输入端，另一端连接到运算放大器的反相输入端; n个电容电路（12），其在所述运算放大器的反相输入端子与其输出端子之间彼此串联连接; 和（n-1）个电阻元件（13），每个电阻元件的一端连接到电容电路之间的连接点，并且另一端连接到公共节点。

2. 发明申请

WO2011089661A1 共振器、デルタシグマ変調器、および無線通信装置审中-公开
标题翻译：谐振器，DELTA-SIGMA调制器和无线通信设备
公开(公告)号：WO2011089661A1
公开(公告)日：2011-07-28
申请号：PCT/JP2010/004480
申请日：2010-07-09
申请人：パナソニック株式会社 , 三谷陽介 , 松川和生 , 高山雅夫 , 小畑幸嗣 , 道正志郎
发明人：三谷陽介 , 松川和生 , 高山雅夫 , 小畑幸嗣 , 道正志郎
IPC分类号： H03H11/12 , H03M3/02
CPC分类号： H03H11/04 , H03H2011/0488 , H03M3/404
摘要：　１個の演算増幅器を用いて構成された２次共振器の消費電力低減および伝達特性設定容易化を実現する。演算増幅器（１０）の負帰還部分に２個の抵抗素子（１１，１２）および１個の容量素子（２３）で構成されるＴ型フィルタと、２個の容量素子（２１，２２）および１個の抵抗素子（１３）で構成されるＴ型フィルタとが挿入されており、各中間ノード（１０１，１０２）と信号入力端との間に抵抗素子（１４）および容量素子（２４）が接続されている。また、信号入力端と演算増幅器の反転入力端との間には並列接続された抵抗素子（１５）および容量素子（２５）が接続されている。当該構成において、各中間ノード（１０１，１０２）に接続された素子を並列接続した場合の合成アドミタンスを互いに等しくする。
摘要翻译：提供了通过使用单个运算放大器并且具有降低的功耗和易于设置的传输特性来配置的次级谐振器。所公开的谐振器包括：运算放大器（10）; 由两个电阻元件（11,12）和一个电容器元件（23）构成的T形滤波器和由两个电容器元件（21,22）和一个电阻元件（13）构成的T形滤波器，T形滤波器插入运算放大器的负反馈部分; 分别连接在中间节点（101,102）和信号输入端之间的电阻元件（14）和电容器元件（24）以及并联连接在运算放大器的信号输入端子和反相输入端子之间的电阻元件（15）和电容器元件（25）。在这种配置中，当连接到中间节点（101）的元件并联连接时的组合导纳被设置为等同于当连接到中间节点（102）的元件并联连接时的组合导纳。

3. 发明申请

WO2010079539A1 積分器回路およびこれを備えたΔΣ変調器审中-公开
标题翻译：集成电路和配有相同的调制器
公开(公告)号：WO2010079539A1
公开(公告)日：2010-07-15
申请号：PCT/JP2009/002870
申请日：2009-06-23
申请人：パナソニック株式会社 , 松川和生 , 道正志郎 , 三谷陽介 , 小畑幸嗣
发明人：松川和生 , 道正志郎 , 三谷陽介 , 小畑幸嗣
IPC分类号： H03M3/02 , H03M1/66 , H03M1/74 , H03M7/32
CPC分类号： H03M3/376 , H03M3/43 , H03M3/454
摘要：　例えばΔΣ変調器のＳＮＲを改善できるように、電流型ＤＡ変換器の電流波形の乱れを緩和できる積分器回路を提供する。オペアンプ（１０２）を有する積分器回路は、オペアンプ（１０２）の出力端子と反転入力端子との間に並列にフィードバック経路（Ｆ１，Ｆ２）が設けられている。フィードバック経路（Ｆ１）では、積分容量素子（１０５）と少なくとも１つの抵抗素子（１０７）とが直列に設けられており、フィードバック経路（Ｆ２）では、積分容量素子（１０５）よりも容量値が小さい第２の積分容量素子（１０６）が設けられている。
摘要翻译：公开了一种积分器电路，其可以例如调节当前DA转换器的电流波形的变形以改善ΔS调制器的SNR。在具有运算放大器（102）的积分器电路中，在运算放大器（102）的输出端子和反相输入端子之间并联提供反馈路径（F1，F2）。集成电容元件（105）和至少一个电阻元件（107）在反馈路径（F1）中串联提供。在反馈路径（F2）中设置具有比积分电容元件（105）小的电容值的第二积分电容元件（106）。

4. 发明申请

WO2009136480A1 フラッシュＡＤ変換器、フラッシュＡＤ変換モジュール及びデルタシグマＡＤ変換器审中-公开
标题翻译：闪光AD转换器模块，DELTA-SIGMA AD转换器
公开(公告)号：WO2009136480A1
公开(公告)日：2009-11-12
申请号：PCT/JP2009/001887
申请日：2009-04-24
申请人：パナソニック株式会社 , 高山雅夫 , 松川和生 , 三谷陽介 , 道正志郎
发明人：高山雅夫 , 松川和生 , 三谷陽介 , 道正志郎
IPC分类号： H03M1/36
CPC分类号： H03M1/002 , H03M1/208 , H03M1/361
摘要：　フラッシュＡＤ変換器において、予測器１０２は、ＡＤ変換器１０１からのデジタル出力信号１１１に基づいて次ぎのアナログ入力データを予測し、予測データ１１２を出力する。制御器１０４は、前記予測器１０２からの予測データ１１２に基づいて、この予測データ１１２付近のリファレンス電圧を持つ複数のコンパレータをＯＮ動作させると共に、その予測が外れた場合にもある程度のＡＤ変換精度を確保するように、例えば偶数番目のコンパレータ１０３．２ａ（ａ：０～７）をもＯＮ動作させる。これにより、４ビットＡＤ変換器では、次のアナログ入力データの予測が外れた場合にも、動作させるコンパレータの個数を低減して低消費電力化を図りつつ、３ビット精度のＡＤ変換が可能である。
摘要翻译：提供一种闪存AD转换器，包括：根据来自AD转换器（101）的数字输出信号（111）预测下一个模拟输入数据的预测器（102），并输出预测数据（112）; 以及根据来自预测器（102）的预测数据（112）将预测数据（112）附近具有基准电压的多个比较器导通的控制单元（104），并且例如，偶数比较器（103.2a（a：0〜7）），以便即使预测失败也能确保一定程度的AD转换精度。因此，在4位AD转换器中，即使在下一个模拟输入数据的预测具有第二位置的情况下，也可以在减少要操作的比较器的数量的同时执行3位精度的AD转换，从而降低功耗失败。

5. 发明申请

WO2009133653A9 積分器、共振器及びオーバーサンプリングＡ／Ｄ変換器审中-公开
公开(公告)号：WO2009133653A9
公开(公告)日：2009-11-05
申请号：PCT/JP2009/001162
申请日：2009-03-16
申请人：パナソニック株式会社 , 道正志郎 , 森江隆史 , 松川和生 , 三谷陽介 , 高山雅夫
发明人：道正志郎 , 森江隆史 , 松川和生 , 三谷陽介 , 高山雅夫
IPC分类号： H03M3/02 , H03H7/06 , H03H11/04
摘要：　積分器（１０）は、演算増幅器（１１）と、演算増幅器の反転入力端に接続された第１のフィルタ（１２）と、演算増幅器の反転入力端と出力端との間に接続された第２のフィルタ（１３）とを備えている。第１のフィルタ（１２）は、直列接続されたｎ個の抵抗素子（１２１）と、一端が抵抗素子の各接続点に接続され、他端が接地されたｎ－１個の容量素子（１２２）とを有する。第２のフィルタ（１３）は、直列接続されたｎ個の容量素子（１３１）と、一端が容量素子の各接続点に接続され、他端が接地されたｎ－１個の抵抗素子（１３２）とを有する。

6. 发明申请

WO2010058492A1 デルタシグマ変調器及び無線通信装置审中-公开
标题翻译： DELTA SIGMA调制器和无线通信设备
公开(公告)号：WO2010058492A1
公开(公告)日：2010-05-27
申请号：PCT/JP2009/001714
申请日：2009-04-14
申请人：パナソニック株式会社 , 三谷陽介 , 松川和生 , 高山雅夫 , 道正志郎
发明人：三谷陽介 , 松川和生 , 高山雅夫 , 道正志郎
IPC分类号： H03M3/02
CPC分类号： H03M3/388 , H03M3/424 , H03M3/456
摘要：　量子化器の出力信号をデジタル処理してＤＡＣを経てアナログフィルタへフィードバックするループを有するデルタシグマ変調器において、量子化器１１０は、アナログフィルタ部１００からのアナログ信号をデジタル信号に量子化する。量子化器１１０のデジタル信号は、可変ゲイン１２３及び遅延素子１２４からなる１次の再帰型フィルタ回路１２５でデジタル処理される。ＬＵＴ１２１は、前記量子化器１１０からのデジタル信号と、前記再帰型フィルタ回路１２５からの出力信号であるテーブル制御信号Ｓ１２００とを入力し、この両信号に応じた補償値を予め記憶する。そして、このＬＵＴ１２１からの補償値が遅延を補正されたデジタル出力信号となると共に、このデジタル出力信号はＤＡＣ１３０でアナログ信号に変換された後、前記アナログフィルタ部１００でアナログ入力信号と減算される。従って、高速・広帯域の信号に対して遅延の影響が軽減されて、出力信号の精度が向上する。
摘要翻译： ΔΣ调制器具有一个环路，沿着该环路来自量化器的输出信号被数字处理，然后经由DAC被反馈到模拟滤波器。在Δ-Σ调制器中，量化器（110）将来自模拟滤波器部分（100）的模拟信号量化为数字信号。来自量化器（110）的数字信号由包括可变增益（123）和延迟元件（124）的一阶递归滤波器电路（125）数字处理。 LUT（121）接收来自量化器（110）的数字信号作为输入，作为来自递归滤波器电路（125）的输出信号的表控制信号（S1200），根据这两个值存储补偿值提前发信号。来自LUT（121）的补偿值是其中已经校正了延迟的数字输出信号，而该数字输出信号被DAC（130）转换成模拟信号，然后将其用于执行从模拟滤波器部分（100）中的模拟输入信号。因此，对于高速宽带信号，延迟的影响降低，从而可以提高输出信号的精度。

7. 发明申请

WO2010038331A1 共振器およびオーバーサンプリングＡ／Ｄ変換器审中-公开
标题翻译：谐振器和超滤A / D转换器
公开(公告)号：WO2010038331A1
公开(公告)日：2010-04-08
申请号：PCT/JP2009/001415
申请日：2009-03-27
申请人：パナソニック株式会社 , 道正志郎 , 松川和生 , 三谷陽介
发明人：道正志郎 , 松川和生 , 三谷陽介
IPC分类号： H03H11/12 , H03M3/02
CPC分类号： H03M3/454 , H03H11/1252 , H03M3/404 , H03M3/438
摘要：　抵抗素子（１１，１２）および容量素子（２３）はノード（１０１）と演算増幅器（１０）の反転入力端、出力端およびグランドのそれぞれとの間に接続されている。抵抗素子（１４）および容量素子（２５）はノード（１０１）と信号入力端との間に接続されている。容量素子（２１，２２）および抵抗素子（１３）はノード（１０２）と演算増幅器（１０）の反転入力端、出力端およびグランドのそれぞれとの間に接続されている。容量素子（２４，２６）はノード（１０２）と信号入力端およびグランドのそれぞれとの間に接続されている。ここで、ノード（１０１）に接続された素子を並列接続した場合の合成アドミタンスとノード（１０２）に接続された素子を並列接続した場合の合成アドミタンスとを等しくする。
摘要翻译：电阻元件（11,12）和电容元件（23）分别连接在运算放大器（10）的节点（101）和反相输入端子，输出端子和地之间。电阻元件（14）和电容元件（25）连接在节点（101）和信号输入端子之间。电容元件（21,22）和电阻元件（13）分别连接在节点（102）和反相输入端子之间，输出端子和运算放大器（10）的地。电容元件（24,26）分别连接在节点（102）和信号输入端子与地之间。这里，当连接到节点（101）的元件并联连接时，当连接到节点（102）的元件并联连接时的组合导纳将相等。

8. 发明申请

WO2010021069A1 オーバーサンプリングＡ／Ｄ変換器审中-公开
标题翻译： OVERSAMPLING A / D转换器
公开(公告)号：WO2010021069A1
公开(公告)日：2010-02-25
申请号：PCT/JP2009/001416
申请日：2009-03-27
申请人：パナソニック株式会社 , 道正志郎 , 松川和生 , 高山雅夫 , 三谷陽介
发明人：道正志郎 , 松川和生 , 高山雅夫 , 三谷陽介
IPC分类号： H03M3/02
CPC分类号： H03M1/12 , H03M3/344 , H03M3/43 , H03M3/454
摘要：　オーバーサンプリングＡ／Ｄ変換器は、第１の抵抗素子（１０１）、第１の容量素子（１０２）、第２の抵抗素子（１０３）、演算増幅器（１０４）、及び第２の容量素子（１０５）を有する第１のフィルタ（１０）と、第１のフィルタ（１０）の出力を受ける第２のフィルタ（２０）と、第３の抵抗素子（３０１）、第３の容量素子（３０２）、及び第４の抵抗素子（３０３）を有する第３のフィルタ（３０）と、第３のフィルタ（３０）の出力を受けてデジタル信号を生成する量子化器（４０）と、当該デジタル信号をアナログ電流信号に変換するＤ／Ａ変換器（５０）を備えている。Ｄ／Ａ変換器（５０）は、生成したアナログ電流信号を演算増幅器（１０４）の反転入力端に入力する。
摘要翻译：过采样A / D转换器设置有第一滤波器（10），第一滤波器（10）包括第一电阻元件（101），第一电容元件（102），第二电阻元件（103），运算放大器（104）电容元件（105），接收第一滤波器（10）的输出的第二滤波器（20），包括第三电阻元件（301），第三电容元件（302）和第四电阻元件（303），当接收第三滤波器（30）的输出时产生数字信号的量化器（40）;以及将数字信号转换为模拟电流信号的D / A转换器（50）。 D / A转换器（50）将产生的模拟电流信号输入到运算放大器（104）的反相输入端。

9. 发明申请

WO2012073397A1 ＤＣオフセット補正機能を備えた無線通信システム审中-公开
标题翻译：包括直流偏移补偿功能的无线通信系统
公开(公告)号：WO2012073397A1
公开(公告)日：2012-06-07
申请号：PCT/JP2011/002981
申请日：2011-05-27
申请人：パナソニック株式会社 , 松川和生 , 三谷陽介 , 西村佳壽子 , 神野一平
发明人：松川和生 , 三谷陽介 , 西村佳壽子 , 神野一平
IPC分类号： H04B1/16 , H03M1/10 , H03M3/04
CPC分类号： H03M3/49 , H03F3/45197 , H03F3/45475 , H03F3/45973 , H03F2200/294 , H03F2200/408 , H03F2203/45372 , H03F2203/45374 , H03F2203/45512 , H03F2203/45522 , H03F2203/45528 , H03F2203/45646 , H03F2203/45648 , H03G3/3052 , H03M3/454 , H04B1/0028 , H04B1/30
摘要：　ＤＣオフセット補正時に、ΔΣ型のＡ／Ｄ変換器（３０８）の内部の量子化器を用いる。これにより、利得アンプ（３０５）の利得を大きくとりながら、過大入力があっても発振せず正常にかつ高速にＡ／Ｄ変換結果が得られる。また、Ａ／Ｄ変換器（３０８）の出力側にデジタルローパスフィルタを必要としないため、小規模な付加回路で実現可能である。
摘要翻译：当补偿DC偏移时，采用δΣ/ D转换器装置（308）内的量化装置。因此即使在使增益放大器（305）的增益变大的同时，即使过量输入，也可以获得无振荡的规则且快速的A / D转换结果。此外，在A / D转换器装置（308）的输出侧不需要数字低通滤波器，允许在小规模附加电路中实现。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式