专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009133653A9 積分器、共振器及びオーバーサンプリングＡ／Ｄ変換器审中-公开
公开(公告)号：WO2009133653A9
公开(公告)日：2009-11-05
申请号：PCT/JP2009/001162
申请日：2009-03-16
申请人：パナソニック株式会社 , 道正志郎 , 森江隆史 , 松川和生 , 三谷陽介 , 高山雅夫
发明人：道正志郎 , 森江隆史 , 松川和生 , 三谷陽介 , 高山雅夫
IPC分类号： H03M3/02 , H03H7/06 , H03H11/04
摘要：　積分器（１０）は、演算増幅器（１１）と、演算増幅器の反転入力端に接続された第１のフィルタ（１２）と、演算増幅器の反転入力端と出力端との間に接続された第２のフィルタ（１３）とを備えている。第１のフィルタ（１２）は、直列接続されたｎ個の抵抗素子（１２１）と、一端が抵抗素子の各接続点に接続され、他端が接地されたｎ－１個の容量素子（１２２）とを有する。第２のフィルタ（１３）は、直列接続されたｎ個の容量素子（１３１）と、一端が容量素子の各接続点に接続され、他端が接地されたｎ－１個の抵抗素子（１３２）とを有する。

2. 发明申请

WO2011089661A1 共振器、デルタシグマ変調器、および無線通信装置审中-公开
标题翻译：谐振器，DELTA-SIGMA调制器和无线通信设备
公开(公告)号：WO2011089661A1
公开(公告)日：2011-07-28
申请号：PCT/JP2010/004480
申请日：2010-07-09
申请人：パナソニック株式会社 , 三谷陽介 , 松川和生 , 高山雅夫 , 小畑幸嗣 , 道正志郎
发明人：三谷陽介 , 松川和生 , 高山雅夫 , 小畑幸嗣 , 道正志郎
IPC分类号： H03H11/12 , H03M3/02
CPC分类号： H03H11/04 , H03H2011/0488 , H03M3/404
摘要：　１個の演算増幅器を用いて構成された２次共振器の消費電力低減および伝達特性設定容易化を実現する。演算増幅器（１０）の負帰還部分に２個の抵抗素子（１１，１２）および１個の容量素子（２３）で構成されるＴ型フィルタと、２個の容量素子（２１，２２）および１個の抵抗素子（１３）で構成されるＴ型フィルタとが挿入されており、各中間ノード（１０１，１０２）と信号入力端との間に抵抗素子（１４）および容量素子（２４）が接続されている。また、信号入力端と演算増幅器の反転入力端との間には並列接続された抵抗素子（１５）および容量素子（２５）が接続されている。当該構成において、各中間ノード（１０１，１０２）に接続された素子を並列接続した場合の合成アドミタンスを互いに等しくする。
摘要翻译：提供了通过使用单个运算放大器并且具有降低的功耗和易于设置的传输特性来配置的次级谐振器。所公开的谐振器包括：运算放大器（10）; 由两个电阻元件（11,12）和一个电容器元件（23）构成的T形滤波器和由两个电容器元件（21,22）和一个电阻元件（13）构成的T形滤波器，T形滤波器插入运算放大器的负反馈部分; 分别连接在中间节点（101,102）和信号输入端之间的电阻元件（14）和电容器元件（24）以及并联连接在运算放大器的信号输入端子和反相输入端子之间的电阻元件（15）和电容器元件（25）。在这种配置中，当连接到中间节点（101）的元件并联连接时的组合导纳被设置为等同于当连接到中间节点（102）的元件并联连接时的组合导纳。

3. 发明申请

WO2010058492A1 デルタシグマ変調器及び無線通信装置审中-公开
标题翻译： DELTA SIGMA调制器和无线通信设备
公开(公告)号：WO2010058492A1
公开(公告)日：2010-05-27
申请号：PCT/JP2009/001714
申请日：2009-04-14
申请人：パナソニック株式会社 , 三谷陽介 , 松川和生 , 高山雅夫 , 道正志郎
发明人：三谷陽介 , 松川和生 , 高山雅夫 , 道正志郎
IPC分类号： H03M3/02
CPC分类号： H03M3/388 , H03M3/424 , H03M3/456
摘要：　量子化器の出力信号をデジタル処理してＤＡＣを経てアナログフィルタへフィードバックするループを有するデルタシグマ変調器において、量子化器１１０は、アナログフィルタ部１００からのアナログ信号をデジタル信号に量子化する。量子化器１１０のデジタル信号は、可変ゲイン１２３及び遅延素子１２４からなる１次の再帰型フィルタ回路１２５でデジタル処理される。ＬＵＴ１２１は、前記量子化器１１０からのデジタル信号と、前記再帰型フィルタ回路１２５からの出力信号であるテーブル制御信号Ｓ１２００とを入力し、この両信号に応じた補償値を予め記憶する。そして、このＬＵＴ１２１からの補償値が遅延を補正されたデジタル出力信号となると共に、このデジタル出力信号はＤＡＣ１３０でアナログ信号に変換された後、前記アナログフィルタ部１００でアナログ入力信号と減算される。従って、高速・広帯域の信号に対して遅延の影響が軽減されて、出力信号の精度が向上する。
摘要翻译： ΔΣ调制器具有一个环路，沿着该环路来自量化器的输出信号被数字处理，然后经由DAC被反馈到模拟滤波器。在Δ-Σ调制器中，量化器（110）将来自模拟滤波器部分（100）的模拟信号量化为数字信号。来自量化器（110）的数字信号由包括可变增益（123）和延迟元件（124）的一阶递归滤波器电路（125）数字处理。 LUT（121）接收来自量化器（110）的数字信号作为输入，作为来自递归滤波器电路（125）的输出信号的表控制信号（S1200），根据这两个值存储补偿值提前发信号。来自LUT（121）的补偿值是其中已经校正了延迟的数字输出信号，而该数字输出信号被DAC（130）转换成模拟信号，然后将其用于执行从模拟滤波器部分（100）中的模拟输入信号。因此，对于高速宽带信号，延迟的影响降低，从而可以提高输出信号的精度。

4. 发明申请

WO2010021069A1 オーバーサンプリングＡ／Ｄ変換器审中-公开
标题翻译： OVERSAMPLING A / D转换器
公开(公告)号：WO2010021069A1
公开(公告)日：2010-02-25
申请号：PCT/JP2009/001416
申请日：2009-03-27
申请人：パナソニック株式会社 , 道正志郎 , 松川和生 , 高山雅夫 , 三谷陽介
发明人：道正志郎 , 松川和生 , 高山雅夫 , 三谷陽介
IPC分类号： H03M3/02
CPC分类号： H03M1/12 , H03M3/344 , H03M3/43 , H03M3/454
摘要：　オーバーサンプリングＡ／Ｄ変換器は、第１の抵抗素子（１０１）、第１の容量素子（１０２）、第２の抵抗素子（１０３）、演算増幅器（１０４）、及び第２の容量素子（１０５）を有する第１のフィルタ（１０）と、第１のフィルタ（１０）の出力を受ける第２のフィルタ（２０）と、第３の抵抗素子（３０１）、第３の容量素子（３０２）、及び第４の抵抗素子（３０３）を有する第３のフィルタ（３０）と、第３のフィルタ（３０）の出力を受けてデジタル信号を生成する量子化器（４０）と、当該デジタル信号をアナログ電流信号に変換するＤ／Ａ変換器（５０）を備えている。Ｄ／Ａ変換器（５０）は、生成したアナログ電流信号を演算増幅器（１０４）の反転入力端に入力する。
摘要翻译：过采样A / D转换器设置有第一滤波器（10），第一滤波器（10）包括第一电阻元件（101），第一电容元件（102），第二电阻元件（103），运算放大器（104）电容元件（105），接收第一滤波器（10）的输出的第二滤波器（20），包括第三电阻元件（301），第三电容元件（302）和第四电阻元件（303），当接收第三滤波器（30）的输出时产生数字信号的量化器（40）;以及将数字信号转换为模拟电流信号的D / A转换器（50）。 D / A转换器（50）将产生的模拟电流信号输入到运算放大器（104）的反相输入端。

5. 发明申请

WO2009136480A1 フラッシュＡＤ変換器、フラッシュＡＤ変換モジュール及びデルタシグマＡＤ変換器审中-公开
标题翻译：闪光AD转换器模块，DELTA-SIGMA AD转换器
公开(公告)号：WO2009136480A1
公开(公告)日：2009-11-12
申请号：PCT/JP2009/001887
申请日：2009-04-24
申请人：パナソニック株式会社 , 高山雅夫 , 松川和生 , 三谷陽介 , 道正志郎
发明人：高山雅夫 , 松川和生 , 三谷陽介 , 道正志郎
IPC分类号： H03M1/36
CPC分类号： H03M1/002 , H03M1/208 , H03M1/361
摘要：　フラッシュＡＤ変換器において、予測器１０２は、ＡＤ変換器１０１からのデジタル出力信号１１１に基づいて次ぎのアナログ入力データを予測し、予測データ１１２を出力する。制御器１０４は、前記予測器１０２からの予測データ１１２に基づいて、この予測データ１１２付近のリファレンス電圧を持つ複数のコンパレータをＯＮ動作させると共に、その予測が外れた場合にもある程度のＡＤ変換精度を確保するように、例えば偶数番目のコンパレータ１０３．２ａ（ａ：０～７）をもＯＮ動作させる。これにより、４ビットＡＤ変換器では、次のアナログ入力データの予測が外れた場合にも、動作させるコンパレータの個数を低減して低消費電力化を図りつつ、３ビット精度のＡＤ変換が可能である。
摘要翻译：提供一种闪存AD转换器，包括：根据来自AD转换器（101）的数字输出信号（111）预测下一个模拟输入数据的预测器（102），并输出预测数据（112）; 以及根据来自预测器（102）的预测数据（112）将预测数据（112）附近具有基准电压的多个比较器导通的控制单元（104），并且例如，偶数比较器（103.2a（a：0〜7）），以便即使预测失败也能确保一定程度的AD转换精度。因此，在4位AD转换器中，即使在下一个模拟输入数据的预测具有第二位置的情况下，也可以在减少要操作的比较器的数量的同时执行3位精度的AD转换，从而降低功耗失败。

6. 发明申请

WO2012023225A1 Ａ／Ｄ変換器审中-公开
标题翻译： A / D转换器
公开(公告)号：WO2012023225A1
公开(公告)日：2012-02-23
申请号：PCT/JP2011/002517
申请日：2011-04-28
申请人：パナソニック株式会社 , 道正志郎 , 高山雅夫 , 三木拓司
发明人：道正志郎 , 高山雅夫 , 三木拓司
IPC分类号： H03M1/50
CPC分类号： H03M1/50 , H03M1/1215
摘要：　アナログ回路の特性ばらつきに影響されない高精度かつ高スループットのＡ／Ｄ変換器を実現する。Ａ／Ｄ変換器は、サンプリングクロック信号に同期して、入力されたアナログ電圧を二つの信号の時間差に変換する電圧時間変換器（１）と、二つの信号の時間差をデジタル値に変換する複数の時間デジタル変換器（２）とを備え、複数の時間デジタル変換器（２）がインタリーブ動作する。
摘要翻译：本发明的目的是实现不受模拟电路的性能变化影响的高精度和高吞吐量的A / D转换器。 A / D转换器具有与采样时钟信号同步的电压 - 时间转换器（1），并将输入模拟电压转换成两个信号之间的时间差，以及多个时间 - 数字转换器（2），用于将两个信号之间的时间差转换成数字值; 其中所述多个时间 - 数字转换器（2）执行交织操作。

7. 发明申请

WO2011114392A1 コンパレータのオフセット補正装置审中-公开
标题翻译：比较器偏移校正装置
公开(公告)号：WO2011114392A1
公开(公告)日：2011-09-22
申请号：PCT/JP2010/004272
申请日：2010-06-28
申请人：パナソニック株式会社 , 高山雅夫 , 松川和生
发明人：高山雅夫 , 松川和生
IPC分类号： H03M1/36 , H03K5/08
CPC分类号： H03M1/1023 , H03K3/356139 , H03K5/2481 , H03K5/249 , H03M1/36
摘要：　コンパレータのオフセット補正装置において、コンパレータ２０１のオフセット補正に際しては、開放スイッチ２０５を開き、短絡スイッチ２０４を閉じる。この状態において、制御部２０３はコンパレータ２０１に対して、２つの入力端子に入力される同一値のリファレンス電圧１０１同士を比較する動作を複数回繰り返させる。フィルタ２０２は前記複数回の比較結果を平滑化した頻度信号を出力する。前記制御部２０３は、前記フィルタ２０２からの頻度信号に基づいて、コンパレータ２０１での複数回の比較結果のハイレベルとローレベルとの比率が５０％になるように、閾値制御信号をコンパレータ２０１に出力する。従って、ノイズの影響などに起因して、入力しようとしている電圧と実際入力されている電圧との間に差異がある場合にも、正常に閾値オフセット量が補正される。
摘要翻译：在比较器的偏移校正装置中，当执行比较器（201）的偏移校正时，打开开关（205）并且关闭短路开关（204）。在该状态下，用于比较器（201）的控制单元（203）多次重复将输入到两个输入端的相同值的参考电压（101）进行比较的操作。滤波器（202）将比较的多个实例的结果输出为平滑频率信号。控制单元（203）基于来自滤波器（202）的频率信号，向比较器（201）输出阈值控制信号，使得多个比较器（201）的结果的高电平与低电平的比率比较成为50％。因此，即使由于噪声，试图输入的电压和实际输入的电压之间存在差异，所以阈值偏移量被正常地校正。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式