专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011021260A1 パイプライン型ＡＤ変換器およびその出力補正方法审中-公开
标题翻译：管道A / D转换器和输出校正方法
公开(公告)号：WO2011021260A1
公开(公告)日：2011-02-24
申请号：PCT/JP2009/006024
申请日：2009-11-11
申请人：パナソニック株式会社 , 三木拓司 , 森江隆史
发明人：三木拓司 , 森江隆史
IPC分类号： H03M1/44 , H03M1/10
CPC分类号： H03M1/1057 , H03M1/0695
摘要：　パイプライン型ＡＤ変換器のＡＤ変換誤差をデジタル領域で補正する。デジタル補正回路（３０）は、補正対象のＡＤ変換ステージ（１０１、１０２）について、対象ステージに高位の参照電圧を入力した状態で対象ステージのデジタル出力を０にしたときと＋１にしたときとの対象ステージの次段以降のＡＤ変換誤差ＥＡ、および対象ステージに低位の参照電圧を入力した状態で対象ステージのデジタル出力を０にしたときと－１にしたときとの対象ステージの次段以降のＡＤ変換誤差ＥＢをそれぞれ算出し、対象ステージのデジタル出力が－１のときには－（ＥＡ＋ＥＢ）／２を、０のときには－（ＥＡ－ＥＢ）／２を、＋１のときには＋（ＥＡ＋ＥＢ）／２を、それぞれ、対象ステージの補正値として加算する。
摘要翻译：提供了一种用于校正数字域中的流水线A / D转换器的A / D转换误差的输出校正方法。对于要校正的A / D转换级（101,102），数字校正电路（30）计算用于待校正级之后的后级的A / D转换误差EA 将要校正的级的数字输出为0并在高基准电压已被输入到待校正的状态的状态下进行+1的后续级，并计算A / D转换误差在待校正的阶段之后的后续阶段的EB在被校正的阶段的数字输出为0时在后续阶段获得的值为0，并且在低参考值的状态下为-1 电压被输入到待校正的级。当要校正的级的数字输出为-1时，数字校正电路（30）将作为校正级的校正值添加到（EA + EB）/ 2， - （EA-EB）/ 2 0，+（EA + EB）/ 2。

2. 发明申请

WO2011104778A1 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器审中-公开
标题翻译：数字时间差分转换阶段和数字时间差分转换器
公开(公告)号：WO2011104778A1
公开(公告)日：2011-09-01
申请号：PCT/JP2010/005212
申请日：2010-08-24
申请人：パナソニック株式会社 , 道正志郎 , 三木拓司
发明人：道正志郎 , 三木拓司
IPC分类号： H03M1/12
CPC分类号： G04F10/005 , H03K5/1515 , H03M1/50
摘要：　小型で高分解能の時間差デジタル変換器を実現する。時間差デジタル変換回路（１１）は、入力された第１および第２の信号の位相差に応じて－（２ｎ－１－１）から＋（２ｎ－１－１）までの整数値を表すｎビットのデジタル信号を出力する。時間差増幅回路（１３）は、第１および第２の信号の位相差を２ｎ－１倍に拡大した二つの信号を出力する。遅延調整回路（１４）は、時間差増幅回路（１３）から出力される二つの信号にデジタル信号に応じた位相差を付加した二つの信号を出力する。出力検知回路（１５）は、遅延調整回路（１４）から二つの信号が出力されたことを検知して検知信号を出力する。記憶回路（１２）は、検知信号に同期してデジタル信号をラッチする。上記各要素を備えた時間差デジタル変換ステージ（１０）を多段接続することでパイプライン型時間差デジタル変換器が構成される。
摘要翻译：为了提供微型，高分辨率的数字时差转换器，数字时差转换级（10）具有数字时差转换电路（11），该数字时差转换电路（11）输出显示整数值的n位数字信号 - 根据输入第一和第二信号之间的相位差，（2n-1-1）至（2n-1-1）输出通过将第一和第二信号的相位差放大倍数为2n-1而获得的两个信号的时差放大器电路（13）; 延迟调节器电路（14），其输出通过将与数字信号相关联的相位差与由时差放大器电路（13）输出的两个信号相加而获得的两个信号; 输出检测电路（15），其检测来自延迟调节器电路（14）的两个信号的输出，并输出检测信号; 以及与检测信号同步并锁存数字信号的存储器电路（12）。流水线数字时差转换器通过连接多个数字时差转换级（10）来构成，它们具有提供的所有上述要素。

3. 发明申请

WO2012023225A1 Ａ／Ｄ変換器审中-公开
标题翻译： A / D转换器
公开(公告)号：WO2012023225A1
公开(公告)日：2012-02-23
申请号：PCT/JP2011/002517
申请日：2011-04-28
申请人：パナソニック株式会社 , 道正志郎 , 高山雅夫 , 三木拓司
发明人：道正志郎 , 高山雅夫 , 三木拓司
IPC分类号： H03M1/50
CPC分类号： H03M1/50 , H03M1/1215
摘要：　アナログ回路の特性ばらつきに影響されない高精度かつ高スループットのＡ／Ｄ変換器を実現する。Ａ／Ｄ変換器は、サンプリングクロック信号に同期して、入力されたアナログ電圧を二つの信号の時間差に変換する電圧時間変換器（１）と、二つの信号の時間差をデジタル値に変換する複数の時間デジタル変換器（２）とを備え、複数の時間デジタル変換器（２）がインタリーブ動作する。
摘要翻译：本发明的目的是实现不受模拟电路的性能变化影响的高精度和高吞吐量的A / D转换器。 A / D转换器具有与采样时钟信号同步的电压 - 时间转换器（1），并将输入模拟电压转换成两个信号之间的时间差，以及多个时间 - 数字转换器（2），用于将两个信号之间的时间差转换成数字值; 其中所述多个时间 - 数字转换器（2）执行交织操作。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式