专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010130595A1 SWAP TOLERANT CODING AND DECODING CIRCUITS AND METHODS 审中-公开
标题翻译： SWAP容限编码和解码电路及方法
公开(公告)号：WO2010130595A1
公开(公告)日：2010-11-18
申请号：PCT/EP2010/055978
申请日：2010-05-03
申请人： COREOPTICS INC. , BELLINGRATH, Thomas
发明人： BELLINGRATH, Thomas
IPC分类号： H04L25/49 , H04L27/20
CPC分类号： H04L25/4906 , H04L27/2071
摘要： This invention relates to a coding circuit for generating a swap tolerant code. The coding circuit comprises a first and second input (540, 541 ), an odd parity pair detector (535), a memory (533), and an output circuit (536, 537, 551; 736, 737, 751 ). Each of the first and second inputs (540, 541 ) receive a stream of serial data. The odd parity pair detector (535) outputs an odd parity pair signal if the bits received at said first and second inputs (540, 541 ) have different logical values and therefore constitute an odd parity pair. The memory (533) stores information on a previous odd parity pair. The output circuit outputs the previous odd parity pair, if said first input (540) provides a logical 1 and said second input (541 ) provides a logical 0. The output circuit outputs the inverted previous odd parity pair, if said first input (540) provides a logical 0 and said second input (541 ) provides a logical 1. The invention further provides a corresponding decoding circuit, and coding and decoding methods. Further the invention relates to a coding circuit for inversion tolerant coding, a corresponding decoding circuit and coding and decoding methods.
摘要翻译：本发明涉及一种用于生成交换容错码的编码电路。编码电路包括第一和第二输入（540,541），奇校验对检测器（535），存储器（533）和输出电路（536,537,551; 736,737,751）。第一和第二输入（540,541）中的每一个接收串行数据流。如果在所述第一和第二输入（540,541）处接收的比特具有不同的逻辑值并且因此构成奇偶校验对，则奇校验对检测器（535）输出奇校验对信号。存储器（533）存储关于先前的奇校验对的信息。如果所述第一输入（540）提供逻辑1，并且所述第二输入（541）提供逻辑0，则输出电路输出先前的奇偶校验对。如果所述第一输入（540））提供逻辑0，并且所述第二输入（541）提供逻辑1.本发明还提供相应的解码电路，以及编码和解码方法。此外，本发明涉及一种用于反转容限编码的编码电路，一种对应的解码电路和编码和解码方法。

IPRDB

热门服务

关于我们

友情链接

联系方式