专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010082268A1 アナログデジタル変換方法、及びアナログデジタル変換装置审中-公开
标题翻译：模拟/数字转换方法和模拟/数字转换器
公开(公告)号：WO2010082268A1
公开(公告)日：2010-07-22
申请号：PCT/JP2009/006677
申请日：2009-12-07
申请人：株式会社アドバンテスト , 浅見幸司
发明人：浅見　幸司
IPC分类号： H03M1/10 , H03M1/12
CPC分类号： H03M1/1033 , H03M1/1215
摘要：　それぞれのＡＤＣの周波数特性を予め測定する測定段階と、複数の測定信号を複数のグループに分割したグループ毎に、それぞれの測定信号に対して、所属するグループ内の全てのＡＤＣの周波数特性に基づく補正係数を乗ずることにより、対応するＡＤＣの周波数特性が理想的である場合に得られる測定信号に変換するグループ内補正段階と、グループ内補正段階により得られたそれぞれのグループ間の周波数特性差に基づいて、それぞれのグループの周波数特性を合わせて合成するグループ間補正段階とを備えるアナログデジタル変換方法を提供する。
摘要翻译：提供一种模拟/数字转换方法，包括预先测量每个ADC的频率特性的测量步骤; 组内校正步骤，用于将每个测量信号乘以校正系数，所述校正系数基于每个测量信号所属的组内的所有ADC的频率特性属于多个测量信号中的每个组，并将每个测量信号转换成当相应ADC的频率特性理想时获得的理想测量信号; 以及群组间校正步骤，其基于组内校正步骤中获得的每个组之间的频率特性的差异来组合每个组的频率特性。

2. 发明申请

WO2010026642A1 試験装置、送信装置、受信装置、試験方法、送信方法、および受信方法审中-公开
标题翻译：测试装置，传输装置，接收装置，测试方法，传输方法和接收方法
公开(公告)号：WO2010026642A1
公开(公告)日：2010-03-11
申请号：PCT/JP2008/066005
申请日：2008-09-04
申请人：株式会社アドバンテスト , 渡邊大輔
发明人：渡邊大輔
IPC分类号： G01R31/319 , H03K5/00
CPC分类号： G01R31/31932 , G01R31/31726
摘要：　被試験デバイスを試験する試験装置であって、当該試験装置内で生成された内部クロックと被試験デバイスが出力するデバイス信号に重畳されたクロックとの位相を比較する位相比較部と、位相比較結果に基づいて、デバイス信号に対する内部クロックの位相シフト量を調整する調整部と、デバイス信号に対して位相シフト量が調整された内部クロックに応じてデバイス信号を取得する取得部と、デバイス信号にクロックが重畳されていない期間の少なくとも一部において、位相比較結果に基づく位相シフト量の変更を禁止する禁止部と、を備える試験装置を提供する。また、これを利用した装置を提供する。
摘要翻译：一种用于测试待测试设备的测试设备，包括相位比较单元，该相位比较单元将测试设备中产生的内部时钟的相位与叠加在被测设备输出的设备信号上的时钟相位进行比较，调整单元，其根据相位比较结果调整内部时钟相对于设备信号的相移量;获取单元，其根据将相移量调整为设备信号的内部时钟获取设备信号;禁止单元其在不提供时钟未叠加在时钟的周期的至少一部分期间基于相位比较结果来禁止相移量的变化。提供使用此设备的设备。

3. 发明申请

WO2009147717A1 プローブウエハ、プローブ装置および試験システム审中-公开
标题翻译：探测器，探头设备和测试系统
公开(公告)号：WO2009147717A1
公开(公告)日：2009-12-10
申请号：PCT/JP2008/060168
申请日：2008-06-02
申请人：株式会社アドバンテスト , 甲元芳雄 , 梅村芳春 , 徳永康男
发明人：甲元芳雄 , 梅村芳春 , 徳永康男
IPC分类号： H01L21/66 , G01R1/073 , G01R31/28
CPC分类号： G01R31/2891 , G01R31/2898
摘要：　複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブ装置に用いられるプローブウエハであって、表面から裏面まで貫通する複数の貫通孔が形成された試験用基板と、試験用基板の表面に形成され、それぞれの半導体チップに対して少なくとも一つずつ設けられ、対応する半導体チップの入出力端子と電気的に接続する複数のウエハ側接続端子とを備える。
摘要翻译：用于与其上形成有多个半导体芯片的半导体晶片电连接的探针装置的探针晶片包括具有从基板的顶表面到底表面贯穿的多个通孔的测试基板，以及多个形成在测试基板的顶表面上的晶片侧连接端子，其中为每个半导体芯片提供至少一个端子，并且电连接到各个半导体芯片的I / O端子。

4. 发明申请

WO2009144842A1 試験装置、試験方法およびシステム审中-公开
标题翻译：测试设备，测试方法和系统
公开(公告)号：WO2009144842A1
公开(公告)日：2009-12-03
申请号：PCT/JP2008/065456
申请日：2008-08-28
申请人：株式会社アドバンテスト , 山下浩永
发明人：山下浩永
IPC分类号： G01R31/28 , H04L12/44
CPC分类号： G01R31/31907 , G01R31/2806 , G01R31/31903 , G06F11/3051 , G06F17/40 , G06F19/00
摘要：　被試験デバイスを試験する試験装置であって、被試験デバイスの試験を制御する制御装置と、被試験デバイスとの間で信号を授受する複数の試験モジュールと、制御装置および複数の試験モジュールの間を接続する複数の中継装置であって、制御装置または制御装置側の中継装置に接続される上位側ポート部と、試験モジュール側の中継装置または試験モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、を備え、それぞれの中継装置は、試験モジュールから制御装置へのパケットをいずれかの下位側ポート部で受信し、当該下位側ポート部のポート識別情報をパケットに付加して上位側ポート部から送信し、制御装置は、パケットに付加された、試験モジュールから当該制御装置に至る経路上のそれぞれの下位側ポート部のポート識別情報に基づいて、パケットを送信した試験モジュールへの経路情報を特定する試験装置を提供する。
摘要翻译：用于测试被测设备的测试设备包括用于控制设备测试的控制器，用于向/从设备发送/接收信号的多个测试模块，以及用于在控制器和多个设备之间连接的多个中间设备每个测试模块包括与控制器连接的上端口或与控制器一侧的中间设备以及与测试模块一侧的中间设备连接的至少一个下端口或测试模块。每个中间设备从下一个端口接收来自测试模块的报文给控制器，将下层端口的端口识别信息添加到报文中，并从上层端口发送。控制器根据从测试模块向控制器延伸的路径上添加到每个下端口的数据包的每个下行端口的端口标识信息，向发送数据包的测试模块指定路径信息。提供如此构成的测试设备。

5. 发明申请

WO2009144839A1 試験装置および情報処理システム审中-公开
标题翻译：测试和信息处理系统
公开(公告)号：WO2009144839A1
公开(公告)日：2009-12-03
申请号：PCT/JP2008/064349
申请日：2008-08-08
申请人：株式会社アドバンテスト , 田村和幹
发明人：田村和幹
IPC分类号： G01R31/28 , G06F13/24
CPC分类号： G01R31/31907 , G01R31/2834 , G01R31/2851 , G01R31/319 , G01R31/31919 , G01R31/31926 , G06F11/273 , G06F11/2733 , G06F11/277 , H04L43/50
摘要：　被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスと信号を授受する複数の処理部と、複数の処理部を制御する制御装置と、複数の処理部が発生した割り込みの要求を制御装置に通知する割込制御部と、を備え、割込制御部は、割込イネーブル状態においていずれかの処理部から割り込みの要求を受けた場合に、制御装置に割り込みを通知するとともに割込ディセーブル状態に遷移し、割込ディセーブル状態において処理部から割り込みの要求を受けた場合に、制御装置に割り込みを通知せず、割込ディセーブル状態において制御装置からの指示を受けた場合に、割込イネーブル状態に遷移する試験装置を提供する。
摘要翻译：用于测试被测设备的测试器包括：处理部分，用于向/从被测设备发送/接收信号;控制单元，用于控制处理部分;以及中断控制部分，用于通知控制单元产生的中断请求处理部分。当处于中断允许状态的任何一个处理部分接收到中断请求时，中断控制部分通知控制单元中断并改变中断禁止状态。在中断禁止状态下从处理部分接收到中断请求时，中断控制部分不会通知控制装置中断。当中断禁止状态下从控制单元接收到指令时，中断控制部分变为中断使能状态。

6. 发明申请

WO2009144834A1 試験装置および送信装置审中-公开
标题翻译：测试设备和发射机
公开(公告)号：WO2009144834A1
公开(公告)日：2009-12-03
申请号：PCT/JP2008/062864
申请日：2008-07-16
申请人：株式会社アドバンテスト , 山下浩永
发明人：山下浩永
IPC分类号： G01R31/28
CPC分类号： G01R31/31907 , G01R31/2806 , G01R31/31903 , G06F11/3051 , G06F17/40 , G06F19/00
摘要：　被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を授受する試験ユニットと、試験ユニットを制御する制御装置とを備え、制御装置は、試験ユニットへのアクセス要求をバッファリングする第１バッファおよび第２バッファと、当該制御装置から試験ユニットへと送信すべきアクセス要求を第１バッファにバッファリングさせ、障害発生時において、第１バッファに代えて、アクセス要求を第２バッファにバッファリングさせるデータ出力部と、第１バッファ内のアクセス要求を順次に試験ユニットへと送信し、障害発生時において、第２バッファ内のアクセス要求を順次に試験ユニットへと送信する送信部と、を有する試験装置を提供する。
摘要翻译：用于测试对象设备测试的测试设备包括用于向/从测试对象设备发送/接收信号的测试单元和用于控制测试单元的控制器。控制器包括用于缓冲对测试单元的访问请求的第一和第二缓冲器，用于缓冲要从控制器发送到第一缓冲器中的测试单元的访问请求的数据输出部分，并缓存第二缓冲区中的访问请求，而不是在发生故障的情况下的第一缓冲器，以及用于在第一缓冲器中顺序发送访问请求到测试单元的发送部分，并且在发生故障的情况下，将第二缓冲器中的访问请求顺序发送到测试单元。

7. 发明申请

WO2009144828A1 試験用ウエハユニットおよび試験システム审中-公开
标题翻译：用于测试和测试系统的WAFER单元
公开(公告)号：WO2009144828A1
公开(公告)日：2009-12-03
申请号：PCT/JP2008/060079
申请日：2008-05-30
申请人：株式会社アドバンテスト , 甲元芳雄 , 梅村芳春 , 濱口新一 , 徳永康男 , 川口康
发明人：甲元芳雄 , 梅村芳春 , 濱口新一 , 徳永康男 , 川口康
IPC分类号： H01L21/66 , G01R31/28
CPC分类号： G01R31/318511 , G01R31/3008
摘要：　半導体ウエハ（３００）に形成された複数の半導体チップ（３１０）と電気的に接続する試験用ウエハユニット（１００）であって、半導体ウエハと対向して配置される試験用基板（１１０）と、試験用基板において、それぞれの半導体チップに対して少なくとも一つずつ設けられ、それぞれ対応する半導体チップの電源入力端子と電気的に接続する複数の電源供給端子と、試験用基板において、それぞれの半導体チップに対して少なくとも一つずつ設けられ、それぞれの電源供給端子を介して半導体チップに供給される静止電流を検出する複数の電流検出部とを備える試験用ウエハユニットを提供する。これにより、制御装置（１０）の規模を低減した試験システムを実現することができる。
摘要翻译：用于测试的晶片单元（100）电连接到形成在半导体晶片（300）中的多个半导体芯片（310）。用于测试的晶片单元设置有与半导体晶片相对布置的测试基板（110），多个电源端子，至少每个电源端子被提供给测试基板中的各个半导体芯片，并且电连接到每个对应的半导体芯片的电源输入端子和多个电流检测部分，其中至少每个电流检测部分被设置用于测试基板中的各个半导体芯片，以通过单独的电源来检测提供给半导体芯片的静态电流终端。由此，可以实现具有减小的控制单元（10）尺寸的测试系统。

8. 发明申请

WO2009144806A1 試験用基板製造装置、試験用基板製造方法、および、プログラム审中-公开
标题翻译：用于测试的基板的制造设备，以及用于测试的制造基板的方法和程序
公开(公告)号：WO2009144806A1
公开(公告)日：2009-12-03
申请号：PCT/JP2008/059948
申请日：2008-05-29
申请人：株式会社アドバンテスト , 渡邊大輔 , 須田昌克 , 岡安俊幸
发明人：渡邊大輔 , 須田昌克 , 岡安俊幸
IPC分类号： H01L21/66 , G01R31/28
CPC分类号： G01R31/318511 , G01R31/31718
摘要：　被試験ウエハに形成された複数の被試験デバイスを試験する複数の試験回路が形成された試験用基板を製造する試験用基板製造装置であって、複数種類の試験内容に対応して、複数種類の試験回路の回路データを格納する試験回路データベースと、被試験デバイスのデバイスパッドの配置および各デバイスパッドに対応して行うべき試験内容を定義した定義情報を格納する定義情報格納部と、それぞれのデバイスパッドに接続すべき試験回路の回路データを、定義情報格納部が格納した定義情報に定義される試験内容に基づいて、試験回路データベースから選択し、それぞれの回路データを露光すべき試験用基板上の位置を、定義情報に定義されるデバイスパッドの配置に基づいて定めることで、試験用基板に対する露光データを生成する露光データ生成部とを備える試験用基板製造装置を提供する。
摘要翻译：用于制造用于测试的基板的制造设备，其用于测试形成在测试晶片上的多个测试装置的多个测试电路。制造设备包括测试电路数据库，定义信息存储部分和曝光数据产生部分。测试电路数据库根据多种测试内容存储关于多种测试电路的电路数据。定义信息存储部分存储定义信息，该定义信息定义要在各个装置焊盘上执行的测试装置的装置焊盘和测试内容的位置。曝光数据产生部分根据存储在定义信息存储部分中的定义信息中定义的测试内容，从测试电路数据库中选择要连接到各个设备焊盘的测试电路的电路数据，并产生用于测试的衬底的曝光数据，以进行测试基于在定义信息中定义的装置焊盘的位置来确定应该暴露出各个电路数据的用于测试的基板上的位置。

9. 发明申请

WO2009144791A1 試験システムおよび書込用ウエハ审中-公开
标题翻译：测试系统和写波形
公开(公告)号：WO2009144791A1
公开(公告)日：2009-12-03
申请号：PCT/JP2008/059844
申请日：2008-05-28
申请人：株式会社アドバンテスト , 徳永康男 , 甲元芳雄
发明人：徳永康男 , 甲元芳雄
IPC分类号： H01L21/66 , G01R31/28
CPC分类号： G01R31/318511 , G01R31/2889 , G11C29/006 , G11C29/56 , G11C29/56016 , G11C2029/5602
摘要：　半導体ウエハに形成された複数の半導体チップを試験する試験システムであって、複数の半導体チップと対応して設けられ、それぞれ与えられる試験データに基づいて、対応する半導体チップを試験する複数の試験回路が形成された試験用ウエハを備え、それぞれの試験回路は、パターンデータ、シーケンスデータ等の試験データを格納する、不揮発性且つ書き換え可能なパターンメモリを有し、試験システムは、それぞれの試験回路に、同一の試験データを並列に書き込む制御装置を更に備える。
摘要翻译：用于测试半导体晶片上的半导体芯片的测试系统包括：测试晶片，其上形成有与半导体芯片对应的测试电路，并根据给定的测试数据分别测试相应的半导体芯片。每个测试电路包括其中存储诸如模式数据或序列数据的测试数据的非易失性和可重写模式存储器。测试系统还包括用于将相同测试数据并行写入每个测试电路的控制电路。

10. 发明申请

WO2009130793A1 試験システムおよびプローブ装置审中-公开
标题翻译：测试系统和探测器
公开(公告)号：WO2009130793A1
公开(公告)日：2009-10-29
申请号：PCT/JP2008/058143
申请日：2008-04-25
申请人：株式会社アドバンテスト , 梅村芳春 , 甲元芳雄
发明人：梅村芳春 , 甲元芳雄
IPC分类号： H01L21/66 , G01R31/28
CPC分类号： G01R31/2891 , G01R1/0491 , G01R1/07378
摘要：　複数の半導体チップが形成された半導体ウエハと電気的に接続するプローブ装置であって、複数の端子が設けられる配線基板と、配線基板および半導体ウエハの間に設けられ、配線基板側の面に複数の装置側接続端子を有し、半導体ウエハ側の面に、それぞれの半導体チップと一括して電気的に接続される複数のウエハ側接続端子を有するプローブウエハと、プローブウエハの配線基板に対する位置が所定の範囲で変位できるように、プローブウエハを保持する支持部とを備えるプローブ装置を提供する。
摘要翻译：与其上形成有多个半导体芯片的半导体晶片电接触的探针装置。探针装置包括具有多个端子的布线板，设置在布线板和半导体晶片之间的探针晶片，在布线板侧的表面上具有多个装置侧连接端子，具有在半导体晶片侧的表面上与各半导体芯片电连接的多个晶片侧连接端子和保持探针晶片的支撑部件，使得探针晶片相对于布线的位置板可以更改。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式