专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012122521A2 MEMORY CELL SYSTEM AND METHOD 审中-公开
标题翻译：存储器单元系统和方法
公开(公告)号：WO2012122521A2
公开(公告)日：2012-09-13
申请号：PCT/US2012/028599
申请日：2012-03-09
申请人： SHEPPARD, Douglas, P.
发明人： SHEPPARD, Douglas, P.
IPC分类号： G11C7/10 , G11C7/06
CPC分类号： G11C11/412 , G11C7/00 , G11C7/06 , G11C7/08 , G11C7/10 , G11C8/14 , G11C11/418
摘要： A memory cell system/method incorporating reduced transistor counts and/or improved design-for-manufacturability (DFM) is disclosed. The system/method incorporates cross-coupled feedthru (3410) / feedback (3420) amplifiers to implement memory cell state memory, wherein the feedback amplifier incorporates a multi-state output drive capability (3423) allowing the memory cell to be read/written using only one access device (3430) connected to the output (3412) of the feedthru (3410) amplifier. The multi-state output drive capability (3423) modulates the feedback amplifier (3420) drive strength to enable reading/writing of the feedthru amplifier (3410) state with greatly reduced memory cell input fan-in requirements. The invention anticipates replacement of traditional DP/8T/6T/4T memory cell structures with corresponding 6T/6T/5T/3T memory cell configurations, resulting in a 16% - 25% transistor reduction depending on memory array application context.
摘要翻译：公开了结合减少的晶体管计数和/或改进的可制造性设计（DFM）的存储器单元系统/方法。该系统/方法包含交叉耦合馈通（3410）/反馈（3420）放大器以实现存储器单元状态存储器，其中反馈放大器包含允许使用多状态输出驱动能力（3423）只有一个接入装置（3430）连接到馈通（3410）放大器的输出（3412）。多状态输出驱动能力（3423）调制反馈放大器（3420）的驱动强度，以使得能够读取/写入馈通放大器（3410）状态，同时大大降低存储器单元输入扇入要求。本发明预期用相应的6T / 6T / 5T / 3T存储器单元配置取代传统的DP / 8T / 6T / 4T存储器单元结构，根据存储器阵列应用上下文，导致晶体管减少16％-25％。

2. 发明申请

WO2012122521A3 MEMORY CELL SYSTEM AND METHOD 审中-公开
标题翻译：存储单元系统和方法
公开(公告)号：WO2012122521A3
公开(公告)日：2012-12-27
申请号：PCT/US2012028599
申请日：2012-03-09
申请人： SHEPPARD DOUGLAS P
发明人： SHEPPARD DOUGLAS P
IPC分类号： G11C7/10 , G11C7/06
CPC分类号： G11C11/412 , G11C7/00 , G11C7/06 , G11C7/08 , G11C7/10 , G11C8/14 , G11C11/418
摘要： A memory cell system/method incorporating reduced transistor counts and/or improved design-for-manufacturability (DFM) is disclosed. The system/method incorporates cross-coupled feedthru (3410) / feedback (3420) amplifiers to implement memory cell state memory, wherein the feedback amplifier incorporates a multi-state output drive capability (3423) allowing the memory cell to be read/written using only one access device (3430) connected to the output (3412) of the feedthru (3410) amplifier. The multi-state output drive capability (3423) modulates the feedback amplifier (3420) drive strength to enable reading/writing of the feedthru amplifier (3410) state with greatly reduced memory cell input fan-in requirements. The invention anticipates replacement of traditional DP/8T/6T/4T memory cell structures with corresponding 6T/6T/5T/3T memory cell configurations, resulting in a 16% - 25% transistor reduction depending on memory array application context.
摘要翻译：公开了一种结合减少的晶体管数量和/或改进的可制造性设计（DFM）的存储单元系统/方法。该系统/方法包括交叉耦合馈通（3410）/反馈（3420）放大器以实现存储单元状态存储器，其中反馈放大器包含多状态输出驱动能力（3423），允许使用只有一个接入设备（3430）连接到馈通（3410）放大器的输出端（3412）。多状态输出驱动能力（3423）调制反馈放大器（3420）的驱动强度，以便能够以大大降低的存储单元输入扇入要求来读/写输入放大器（3410）状态。本发明预期用相应的6T / 6T / 5T / 3T存储单元配置替代传统的DP / 8T / 6T / 4T存储单元结构，从而根据存储器阵列应用环境，导致16％-25％的晶体管减少。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式