专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明申请

WO2018181921A1 抵抗変化素子アレイ及びその制御方法审中-公开
公开(公告)号：WO2018181921A1
公开(公告)日：2018-10-04
申请号：PCT/JP2018/013685
申请日：2018-03-30
申请人：日本電気株式会社
发明人：岡本　浩一郎 , 多田　宗弘 , 伴野　直樹 , 井口　憲幸
IPC分类号： H01L21/8239 , G11C13/00 , H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： G11C13/00 , H01L21/8239 , H01L27/105 , H01L45/00 , H01L49/00
摘要：セット時の整流素子の絶縁破壊を防止しつつ、セット歩留まりを改善することができるようにする。複数のスイッチングセルは、２つの抵抗変化素子の一方の端子同士と、２つの整流素子の一方の端子同士とは、共通に電気的に接続され、第１の方向に配列したスイッチングセルにおける、一方の抵抗変化素子、一方の整流素子は、それぞれ、第１選択配線、第２選択配線に電気的に接続され、第２の方向に配列したスイッチングセルにおける他方の抵抗変化素子、他方の整流素子は、それぞれ、第３選択配線、第４選択配線に電気的に接続され、第１及び第３選択配線に電気的に接続された第１及び第３選択スイッチング素子の各駆動電流量は、第２及び第４選択配線に電気的に接続された第２及び第４選択スイッチング素子の各駆動電流量と異なる。

62. 发明申请

WO2017191706A1 メモリ制御回路、メモリ、記憶装置、および、情報処理システム审中-公开
标题翻译：内存控制电路，内存，存储设备和信息处理系统
公开(公告)号：WO2017191706A1
公开(公告)日：2017-11-09
申请号：PCT/JP2017/006642
申请日：2017-02-22
申请人：ソニー株式会社
发明人：藤波　靖
IPC分类号： G06F12/06 , G11C13/00
CPC分类号： G06F12/06 , G11C13/00
摘要：複数のメモリブロックを有するメモリのメモリ制御回路において、必要なバッファ容量を低減させる。　メモリ制御回路は、インターフェースと、制御部とを備える。インターフェースは、複数のメモリサブブロックに対する所定のページサイズのメモリアクセスを受ける。制御部は、バッファを有する。制御部は、メモリアクセスに対する処理をページサイズよりも小さい所定の処理サイズ毎に分割して、複数のメモリサブブロックの各々に順次開始させる。
摘要翻译：在具有多个存储块的存储器的存储器控制电路中，必要的缓冲器容量减小。存储器控制电路包括接口和控制单元。接口为多个存储器子块接收预定页面大小的存储器访问。控制单元有一个缓冲区。控制单元针对每个小于页面大小的预定处理大小划分用于存储器访问的处理，并顺序地开始多个存储器子块中的每一个。

63. 发明申请

WO2017126451A1 論理集積回路および半導体装置审中-公开
标题翻译：逻辑集成电路和半导体器件
公开(公告)号：WO2017126451A1
公开(公告)日：2017-07-27
申请号：PCT/JP2017/001147
申请日：2017-01-16
申请人：日本電気株式会社
发明人：根橋　竜介 , 阪本　利司 , 宮村　信 , 辻　幸秀 , 多田　あゆ香 , 白　旭
IPC分类号： G11C13/00 , H03K19/177
CPC分类号： G11C13/00 , H03K19/177
摘要：本発明は、高い耐タンパ性と小さいチップ面積を保ちつつ、スイッチに保持されている構成情報の信頼性を高めた論理集積回路を提供することを目的とする。本発明の論理集積回路は、直列に接続する第１抵抗変化スイッチと第２抵抗変化スイッチとを有する３端子抵抗変化スイッチと、前記第１抵抗変化スイッチの抵抗状態に基づく第１データと前記第２抵抗変化スイッチの抵抗状態に基づく第２データとを読み出す読み出し回路と、前記第１データと前記第２データを比較し、前記比較の結果に基づく出力をする第１エラー検出回路と、を有する。
摘要翻译：
本发明中，同时保持高的抗篡改和小的芯片面积，并且其目的是提供一种具有在开关保持的配置信息改进的可靠性逻辑集成电路。逻辑根据本发明的集成电路，具有第一可变电阻开关和所述第二可变电阻的一个三端电阻变化开关开关串联连接，基于所述第一可变电阻的电阻状态中的第一数据开关第一具有读取电路，用于读取基于所述第二电阻可变开关的电阻状态的第二数据，所述第二数据与第一数据进行比较，基于所述比较的结果用于输出第一错误检测电路，所述。

64. 发明申请

WO2017124873A1 阻变存储器的操作方法及阻变存储器装置审中-公开
公开(公告)号：WO2017124873A1
公开(公告)日：2017-07-27
申请号：PCT/CN2016/111401
申请日：2016-12-22
申请人：清华大学
发明人：王晨 , 吴华强 , 钱鹤 , 高滨
IPC分类号： G11C13/00
CPC分类号： G11C13/00
摘要：一种阻变存储器的操作方法及阻变存储器装置。该方法包括如下步骤：对阻变存储器阵列中的存储单元施加初始重置电压；进行读校验操作，以获取所述存储单元的阻值；判断所述存储单元的所述阻值是否达到预设的目标阻值；如果所述存储单元的阻值大于等于所述目标阻值，则结束所述方法；如果所述存储单元的阻值小于所述目标阻值，则向所述存储单元施加置位电压，以将所述存储单元置位到在低阻态的目标阻值，然后对所述存储单元再次施加幅值升高的重置电压，并重复所述读校验操作及之后的步骤，直到所述存储单元达到所述目标阻值。可有效缓解阻变存储器的高阻态快速弛豫现象。

65. 发明申请

WO2017110483A1 情報処理装置、情報処理方法、プログラム审中-公开
标题翻译：信息处理装置，信息处理方法，程序
公开(公告)号：WO2017110483A1
公开(公告)日：2017-06-29
申请号：PCT/JP2016/086480
申请日：2016-12-08
申请人：ソニー株式会社
发明人：馬場　公一 , 渡部　泰一郎 , 江尻　洋一
IPC分类号： H04L9/10 , G11C13/00 , H04N5/369 , H04N5/378
CPC分类号： G11C13/00 , H04L9/10 , H04N5/369 , H04N5/378
摘要：本開示は、安定したPUFを生成することができるようにする情報処理装置、情報処理方法、プログラムに関する。所定の素子からの出力データを複数回読み込む読み込み部と、読み込み部で読み込まれた出力データの平均値を算出する平均値算出部と、平均値算出部で算出された平均値の中央値を算出する中央値算出部と、中央値と平均値を比較することでPUF(Physical Unclonable Function)を生成するPUF生成部とを備える。所定の素子は、イメージセンサであり、読み込み部は、イメージセンサが遮光された状態のときに、イメージセンサからの出力データを読み込む。本技術は、例えば、撮像装置に適用できる。
摘要翻译：
本发明涉及一种信息处理装置，能够产生稳定的PUF，一个程序的信息处理方法。计算读取单元，用于计算由读取部，由所述平均值计算部，用于从给定的元件读取多个倍的输出数据计算出平均值的中值读出的输出数据的平均值的平均值计算单元以及PUF生成单元，用于通过比较中值和平均值来生成PUF（物理不可克隆函数）。预定元件是图像传感器，并且当图像传感器被遮光时，读取单元从图像传感器读取输出数据。本技术可以应用于例如成像装置。

66. 发明申请

WO2017043149A1 メモリコントローラ、メモリおよびメモリシステム审中-公开
标题翻译：内存控制器，存储器和存储器系统
公开(公告)号：WO2017043149A1
公开(公告)日：2017-03-16
申请号：PCT/JP2016/068399
申请日：2016-06-21
申请人：ソニー株式会社
发明人：大久保　英明 , 中西　健一
IPC分类号： G11C13/00
CPC分类号： G11C13/00
摘要：抵抗変化型メモリにおける抵抗状態の切り分けに十分な余裕を確保して、信頼性の高いデータリードを行う。　メモリは、それぞれが第１および第２の値の何れかを示す複数のメモリセルを備える。リード領域識別情報記憶部は、第１および第２の値の何れであるかを切り分けるためのリード基準が互いに異なる複数の領域の何れであるかを識別するためのリード領域識別情報を記憶する。リード要求部は、リード領域識別情報に基づいて複数の領域の何れであるかを識別して、その識別された領域のリード基準に従ったリードを行うようメモリに要求する。
摘要翻译：本发明使得可以通过保持分离电阻变量存储器中的电阻状态的足够余量来执行高度可靠的数据读取。存储器包括多个存储单元，每个单元表示第一或第二值。读区域识别信息存储单元存储用于识别来自具有相互不同的读取参考的多个区域中的区域的读取区域识别信息，其中使用读取参考来区分单元是否包含第一或第二值。读取请求单元基于读取区域识别信息来识别多个区域中的区域，并且根据识别区域的读取参考请求存储器读取该区域。

67. 发明申请

WO2017010147A1 不揮発メモリ、メモリコントローラ、記憶装置、情報処理システムおよび不揮発メモリの制御方法审中-公开
标题翻译：非易失性存储器，存储器控制器，存储器件，信息处理系统和控制非易失性存储器的方法
公开(公告)号：WO2017010147A1
公开(公告)日：2017-01-19
申请号：PCT/JP2016/063542
申请日：2016-05-02
申请人：ソニー株式会社
发明人：森　健太郎
IPC分类号： G11C13/00
CPC分类号： G11C13/00
摘要：不揮発メモリにおけるデータの劣化によるデータの破壊を防止するためのリフレッシュを行うタイミングを簡便な処理により取得する。　不揮発メモリは、データセルおよびリファレンスセルを備える。この不揮発メモリにおいて、データセルは、書き込まれたデータを記憶する。リファレンスセルは、データセルと同一チップに形成されてデータと略同時に所定の値をリファレンスデータとして記憶してデータの劣化を検出するためにリファレンスデータを出力する。
摘要翻译：通过简单的处理获取执行用于防止由于非易失性存储器中的数据恶化引起的数据破坏的刷新的定时。非易失性存储器设置有数据单元和参考单元。在该非易失性存储器中，数据单元存储写入数据。形成在与数据单元相同的芯片上的参考单元在与写入数据基本相同的时间内存储规定值作为参考数据，并输出参考数据以检测数据劣化。

68. 发明申请

WO2016186148A1 記憶セル、記憶回路、及び記憶方法审中-公开
标题翻译：存储单元，存储电路和存储方法
公开(公告)号：WO2016186148A1
公开(公告)日：2016-11-24
申请号：PCT/JP2016/064798
申请日：2016-05-18
申请人：国立大学法人東北大学
发明人：一杉　太郎 , 白木　将 , 鈴木　竜
IPC分类号： H01L27/10 , G11C13/00 , G11C13/02 , H01L27/105
CPC分类号： G11C13/00 , G11C13/02 , H01L27/10 , H01L27/105
摘要：記憶セル（１１）は、正極（２２）と正極（２２）上に形成された電解質層と電解質層上に形成された負極（２４）とから構成される。電解質層は、例えば、正極（２２）と反応して化合物を生成する物質を含む。電解質層は、例えば、負極（２４）に含まれる物質と同一で、正極（２２）と反応して化合物を生成する物質を含む。記憶セル（１１）は、例えば、正極（２２）から電解質層を通って負極（２４）に向かう電流の供給により、化合物が分解され、負極（２４）から電解質層を通って正極（２２）に向かう電流の供給により、化合物が生成される。
摘要翻译：该蓄电单元（11）由正极（22），形成在正极（22）上的电解质层和形成在电解质层上的负极（24）构成。电解质层包含例如通过与正极（22）反应而产生化合物的物质。电解质层含有例如与负极（24）中所含的物质相同的物质，并且通过与正极（22）反应而产生化合物。对于该蓄电池（11），例如，通过从电解质层向正极（22）向负极（24）供给电流而分解化合物，通过供给来制造化合物通过电解质层从负极（24）流向正极（22）的电流。

69. 发明申请

WO2016155322A1 一种RRAM电压产生系统审中-公开
公开(公告)号：WO2016155322A1
公开(公告)日：2016-10-06
申请号：PCT/CN2015/094865
申请日：2015-11-18
申请人：山东华芯半导体有限公司
发明人：谢永宜
IPC分类号： G11C13/00
CPC分类号： G11C13/00
摘要：一种RRAM电压产生系统，包括用于将外部电源电压升高并为其他子电路提供电源的电荷泵（12）；用于提供时钟信号的方波振荡器（13）；方波振荡器（13）的输出端连接电荷泵（12）的时钟信号输入端；用于为存储单元的操作提供驱动电压的线性稳压器（14），线性稳压器（14）的输出端依次连接行列译码器（2）和存储单元阵列（3）；线性稳压器（14）同时连接外部电源VCC和电荷泵（12）输出电源VPP；用于为系统提供上电复位信号，同时控制电荷泵（12）、方波振荡器（13）和线性稳压器（14）有序开启的上电控制电路（15）；用于为电荷泵（12）、方波振荡器（13）、线性稳压器（14）和上电控制电路（15）提供参考电压和参考电流的电压电流基准源（11）。通过同时采用外部电源和工艺兼容性好的双分支结构的电荷泵（12）输出电源为线性稳压器（14）分别供电，实现支持多字节。

70. 发明申请

WO2016113829A1 半導体記憶装置审中-公开
标题翻译：半导体存储设备
公开(公告)号：WO2016113829A1
公开(公告)日：2016-07-21
申请号：PCT/JP2015/050568
申请日：2015-01-13
申请人：株式会社日立製作所
发明人：吉武　宏 , 笹子　佳孝 , 黒土　健三 , 峯邑　浩行
IPC分类号： H01L27/105 , G11C13/00 , G11C17/14 , H01L27/10
CPC分类号： G11C13/00 , G11C17/14 , H01L27/10 , H01L27/105
摘要：　３次元積層構造を有する相変化メモリにおいて，ハンダリフロー温度に曝されても情報を消失せず，追加の製造工程や駆動に必要な追加の昇圧電源を必要としない半導体装置を実現するために、ユーザデータ領域を構成している相変化メモリにおいて，積層構造上層のメモリセルに形成された相変化素子の高抵抗化に用いる電圧源を下層のメモリセルに印加し，相変化素子を破断させる。
摘要翻译：为了实现其中具有三维叠层结构的相变存储器即使存储器暴露于焊料回流温度也不会丢失信息的半导体器件，并且不需要额外的制造步骤和驱动所需的额外的升压电源。为了实现半导体器件，构成用户数据区域的相变存储器中，电压供应被施加到下层的存储单元，所述电压源用于增加相位变化的电阻元件形成在层叠结构上层的存储单元中，相变元件断开。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式