专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

51. 发明申请

WO2015055020A1 写入数据的方法及装置审中-公开
公开(公告)号：WO2015055020A1
公开(公告)日：2015-04-23
申请号：PCT/CN2014/080509
申请日：2014-06-23
申请人：华为技术有限公司
发明人：龚涛 , 梁剑
IPC分类号： G06F3/06
CPC分类号： G06F12/0871 , G06F12/0804 , G06F2212/1036 , G06F2212/214
摘要：一种写入数据的方法及装置，包括：在cache中确定第一有效数据块，所述第一有效数据块包括多个连续的有效扇区，所述有效扇区保存有数据；在所述第一有效数据块中确定第二有效数据块，所述第二有效数据块是指包含脏扇区的有效数据块；在所述第二有效数据块中确定目标有效数据块，所述目标有效数据块中包含多个页，其中任意一个页包含有脏数据；将所述目标有效数据块中的数据写入固态硬盘。由于尽可能的减少了写入SSD中的干净扇区，从而减少了写入SSD的数据量，实现了SSD的使用寿命的延长。

52. 发明申请

WO2014193862A3 STORAGE SYSTEMS AND ALIASED MEMORY 审中-公开
标题翻译：存储系统和已读存储器
公开(公告)号：WO2014193862A3
公开(公告)日：2015-04-09
申请号：PCT/US2014039634
申请日：2014-05-28
申请人： MICROSOFT CORP
发明人： TIPTON WILLIAM R , VERMA SURENDRA , WANG LANDY , SMITH MALCOLM JAMES
IPC分类号： G06F12/08 , G06F3/06
CPC分类号： G06F3/0619 , G06F3/065 , G06F3/0679 , G06F12/0866 , G06F2212/214
摘要： Aspects of the subject matter described herein relate to storage systems and aliased memory. In aspects, a file system driver or other component may send a request to a memory controller to create an alias between two blocks of memory. One of the blocks of memory may be used for main memory while the other of the blocks of memory may be used for a storage system. In response, the memory controller may create an alias between the blocks of memory. Until the alias is severed, when the memory controller receives a request for data from the block in main memory, the memory controller may respond with data from the memory block used for the storage system. The memory controller may also implement other actions as described herein.
摘要翻译：本文描述的主题的方面涉及存储系统和混叠存储器。在方面，文件系统驱动程序或其他组件可以向存储器控制器发送请求以在两个存储器块之间创建别名。存储器块之一可以用于主存储器，而另一个存储器块可以用于存储系统。作为响应，存储器控制器可以在存储器块之间创建别名。在别名被切断之前，当存储器控制器从主存储器中的块接收到对数据的请求时，存储器控制器可以用来自用于存储系统的存储器块的数据进行响应。存储器控制器还可以实现如本文所述的其他动作。

53. 发明申请

WO2014193862A2 STORAGE SYSTEMS AND ALIASED MEMORY 审中-公开
标题翻译：存储系统和已读存储器
公开(公告)号：WO2014193862A2
公开(公告)日：2014-12-04
申请号：PCT/US2014/039634
申请日：2014-05-28
申请人： MICROSOFT CORPORATION
发明人： TIPTON, William R. , VERMA, Surendra , WANG, Landy , SMITH, Malcolm James
IPC分类号： G06F12/02 , G06F3/06
CPC分类号： G06F3/0619 , G06F3/065 , G06F3/0679 , G06F12/0866 , G06F2212/214
摘要： Aspects of the subject matter described herein relate to storage systems and aliased memory. In aspects, a file system driver or other component may send a request to a memory controller to create an alias between two blocks of memory. One of the blocks of memory may be used for main memory while the other of the blocks of memory may be used for a storage system. In response, the memory controller may create an alias between the blocks of memory. Until the alias is severed, when the memory controller receives a request for data from the block in main memory, the memory controller may respond with data from the memory block used for the storage system. The memory controller may also implement other actions as described herein.
摘要翻译：本文描述的主题的方面涉及存储系统和混叠存储器。在方面，文件系统驱动程序或其他组件可以向存储器控制器发送请求以在两个存储块之间创建别名。存储器块之一可以用于主存储器，而另一个存储器块可以用于存储系统。作为响应，存储器控制器可以在存储器块之间创建别名。在别名被切断之前，当存储器控制器从主存储器中的块接收到对数据的请求时，存储器控制器可以用来自用于存储系统的存储器块的数据进行响应。存储器控制器还可以实现如本文所述的其他动作。

54. 发明申请

WO2014110535A1 SYSTEMS AND METHODS OF CONFIGURING A MODE OF OPERATION IN A SOLID-STATE MEMORY 审中-公开
标题翻译：在固态存储器中配置操作模式的系统和方法
公开(公告)号：WO2014110535A1
公开(公告)日：2014-07-17
申请号：PCT/US2014/011352
申请日：2014-01-13
申请人： WESTERN DIGITAL TECHNOLOGIES, INC.
发明人： JEAN, Sebastien A. , HORN, Robert L.
IPC分类号： G06F12/00 , G06F13/14
CPC分类号： G06F12/0246 , G06F13/404 , G06F2212/1016 , G06F2212/1036 , G06F2212/214 , G06F2212/7204 , G06F2212/7206 , G11C2211/5641
摘要： Disclosed herein is an architecture that pairs a controller with a NVM (non-volatile memory) storage system. The NVM storage system includes a bridge device that communicates with the controller. In one embodiment, the bridge device allows for certain data locations (blocks, pages or units at any other granularity) in the flash dies to be (1) placed into a reserved mode where data access is prevented (2) assigned into an SLC (Single-Level Cell) mode or an MLC (Multi-Level Cell) mode in response to controller command, (3) made available for data access after the assignment of mode. This flexibility enables the controller to increase SLC mode or MLC mode data locations based on run-time conditions. In one embodiment, the assignment of the reserved data locations is performed in a way to ensure that warranty conditions imposed by the memory vendors are observed.
摘要翻译：这里公开了一种将控制器与NVM（非易失性存储器）存储系统配对的架构。 NVM存储系统包括与控制器通信的桥接设备。在一个实施例中，桥接器件允许闪存芯片中的某些数据位置（任何其他粒度的块，页或单元）被（1）置于预防模式，其中数据访问被阻止（2）被分配到SLC（单级单元）模式或MLC（多级单元）模式响应控制器命令，（3）在分配模式后可用于数据访问。这种灵活性使控制器能够根据运行时间条件增加SLC模式或MLC模式数据位置。在一个实施例中，保留的数据位置的分配以确保遵守内存供应商施加的保修条件的方式被执行。

55. 发明申请

WO2014077963A1 METHODS, DATA STORAGE DEVICES AND SYSTEMS FOR FRAGMENTED FIRMWARE TABLE REBUILD IN A SOLID STATE DRIVE 审中-公开
标题翻译：方法，数据存储设备和系统在固态硬盘中复制的固件硬盘
公开(公告)号：WO2014077963A1
公开(公告)日：2014-05-22
申请号：PCT/US2013/062765
申请日：2013-09-30
申请人： WESTERN DIGITAL TECHNOLOGIES, INC. , SKYERA, INC.
发明人： TOMLIN, Andrew, J. , JONES, Justin , MULLENDORE, Rodney, N.
IPC分类号： G06F12/00 , G06F11/10 , G06F13/00
CPC分类号： G06F12/0246 , G06F2212/214 , G06F2212/7201 , G06F2212/7203 , G06F2212/7207
摘要： A data storage device comprises a plurality of non-volatile memory devices configured to store a plurality of physical pages; a controller coupled to the plurality of memory devices that is configured to program data to and read data from the plurality of memory devices. A volatile memory may be coupled to the controller and may be configured to store a firmware table comprising a plurality of firmware table entries. The controller may be configured to maintain a plurality of firmware journals in the non-volatile memory devices. Each of the firmware journals may be associated with a firmware table entry and may comprise firmware table entry information. The controller may be configured to read the plurality of firmware journals upon startup and rebuild the firmware table using the firmware table entry information in each of the read plurality of firmware journals.
摘要翻译：数据存储装置包括被配置为存储多个物理页面的多个非易失性存储器装置; 耦合到所述多个存储器件的控制器，其被配置为将数据编程到所述多个存储器件并从其读取数据。易失性存储器可以耦合到控制器，并且可以被配置为存储包括多个固件表条目的固件表。控制器可以被配置为将多个固件期刊保持在非易失性存储器设备中。每个固件日志可以与固件表条目相关联，并且可以包括固件表条目信息。控制器可以被配置为在启动时读取多个固件日志并且使用每个读取的多个固件期刊中的固件表条目信息来重建固件表。

56. 发明申请

WO2014051718A1 APPARATUS, SYSTEM AND METHOD FOR ADAPTIVE CACHE REPLACEMENT IN A NON-VOLATILE MAIN MEMORY SYSTEM 审中-公开
标题翻译：非易失性主存储系统中自适应高速缓存更换的设备，系统和方法
公开(公告)号：WO2014051718A1
公开(公告)日：2014-04-03
申请号：PCT/US2013/044804
申请日：2013-06-07
申请人： INTEL CORPORATION
发明人： CAI, Qiong , HYUSEINOVA, Nevin , OZDEMIR, Serkan , ZYULKYAROV, Ferad , NICOLAIDES, Marios , CUESTA, Blas
IPC分类号： G06F1/00 , G06F13/14 , G06F12/08
CPC分类号： G06F12/126 , G06F12/0866 , G06F12/127 , G06F2212/214
摘要： Techniques and mechanisms for adaptively changing between replacement policies for selecting lines of a cache for eviction. In an embodiment, evaluation logic determines a value of a performance metric which is for writes to a non-volatile memory. Based on the determined value of the performance metric, a parameter value of a replacement policy is determined. In another embodiment, cache replacement logic performs a selection of a line of cache for data eviction, where the selection is in response to the policy unit providing an indication of the determined parameter value.
摘要翻译：用于自动更改用于选择用于驱逐的缓存的行的替换策略之间的技术和机制。在一个实施例中，评估逻辑确定用于写入非易失性存储器的性能度量的值。基于确定的性能度量值，确定替换策略的参数值。在另一个实施例中，高速缓存替换逻辑执行用于数据驱逐的高速缓存行的选择，其中所述选择是响应于策略单元提供所确定的参数值的指示。

57. 发明申请

WO2013189186A1 非易失性存储设备的缓存管理方法及装置审中-公开
公开(公告)号：WO2013189186A1
公开(公告)日：2013-12-27
申请号：PCT/CN2013/071688
申请日：2013-02-20
申请人：华为技术有限公司
发明人：朱俊华
IPC分类号： G06F12/00 , G06F12/08
CPC分类号： G06F12/123 , G06F12/0246 , G06F12/0871 , G06F12/121 , G06F2212/214 , G06F2212/222 , G06F2212/502 , G06F2212/604 , G06F2212/7204
摘要：本发明实施例公开了一种非易失性存储设备的缓存管理方法及装置，涉及数据处理技术领域，避免脏页频繁替换，提高存储设备工作寿命，降低实现成本，提高执行效率。本发明实施例包括：判断所述干净页子池与所述脏页子池容量之和与缓存容量之间的大小关系；当所述干净页子池与所述脏页子池容量之和大于或者等于所述缓存容量时，判断所述待访问页面的标识信息是否在干净页历史列表或者在脏页历史列表中；当确定所述待访问页面的标识信息在干净页历史列表中时，将干净子池容量阈值增加一个第一调整值；当所述待访问页面的标识信息在脏页历史列表中时，将所述干净子池容量阈值减少一个第二调整值。本发明实施例主要应用于非易失性存储设备的缓存管理过程中。

58. 发明申请

WO2012120717A1 INFORMATION PROCESSING DEVICE, EXTERNAL STORAGE DEVICE, HOST DEVICE, RELAY DEVICE, CONTROL PROGRAM, AND CONTROL METHOD OF INFORMATION PROCESSING DEVICE 审中-公开
标题翻译：信息处理装置，外部存储装置，主机装置，继电器装置，控制程序和信息处理装置的控制方法
公开(公告)号：WO2012120717A1
公开(公告)日：2012-09-13
申请号：PCT/JP2011/072693
申请日：2011-09-26
申请人： KABUSHIKI KAISHA TOSHIBA , HASHIMOTO, Daisuke
发明人： HASHIMOTO, Daisuke
IPC分类号： G06F12/16 , G06F3/08 , G06F13/10 , G06F13/14
CPC分类号： G06F11/076 , G06F3/0605 , G06F3/0611 , G06F3/0616 , G06F3/0619 , G06F3/0632 , G06F3/0634 , G06F3/0653 , G06F3/0679 , G06F11/073 , G06F11/1458 , G06F12/0246 , G06F12/0804 , G06F12/0868 , G06F2201/805 , G06F2212/214 , G06F2212/7204 , G11C11/5621 , G11C16/0483
摘要： According to one embodiment, an external storage device switches to an interface controller for supporting only a read operation of nonvolatile memory when a shift condition for shifting to a read only mode is met. A host device switches to an interface driver for supporting only the read operation of the nonvolatile memory when determining to recognize as read only memory based on information acquired from the external storage device.
摘要翻译：根据一个实施例，当满足用于转换到只读模式的移位条件时，外部存储设备切换到接口控制器，以仅支持非易失性存储器的读取操作。当基于从外部存储设备获取的信息确定为只读存储器时，主机设备切换到接口驱动器，以仅支持非易失性存储器的读取操作。

59. 发明申请

WO2011156746A3 SYSTEMS AND METHODS FOR RAPID PROCESSING AND STORAGE OF DATA 审中-公开
标题翻译：用于快速处理和存储数据的系统和方法
公开(公告)号：WO2011156746A3
公开(公告)日：2012-04-19
申请号：PCT/US2011040029
申请日：2011-06-10
申请人： CALIFORNIA INST OF TECHN , STALZER MARK A
发明人： STALZER MARK A
IPC分类号： G06F13/14 , G06F1/32
CPC分类号： G06F12/0246 , G06F12/0866 , G06F2212/214 , G06F2212/224 , G06F2212/7201 , H04L49/25
摘要： Systems and methods of building massively parallel computing systems using low power computing complexes in accordance with embodiments of the invention are disclosed. A massively parallel computing system in accordance with one embodiment of the invention includes at least one Solid State Blade configured to communicate via a high performance network fabric. In addition, each Solid State Blade includes a processor configured to communicate with a plurality of low power computing complexes interconnected by a router, and each low power computing complex includes at least one general processing core, an accelerator, an I/O interface, and cache memory and is configured to communicate with non- volatile solid state memory.
摘要翻译：公开了使用根据本发明的实施例的低功率计算复合体构建大规模并行计算系统的系统和方法。根据本发明的一个实施例的大规模并行计算系统包括被配置为经由高性能网络结构进行通信的至少一个固态刀片。另外，每个固态刀片包括被配置为与由路由器互连的多个低功率计算复合体通信的处理器，并且每个低功率计算复合体包括至少一个通用处理核心，加速器，I / O接口和缓存存储器并被配置为与非易失性固态存储器进行通信。

60. 发明申请

WO2012014140A3 LOGICAL TO PHYSICAL ADDRESS MAPPING IN STORAGE SYSTEMS COMPRISING SOLID STATE MEMORY DEVICES 审中-公开
标题翻译：包含固态存储器件的存储系统中的逻辑到物理地址映射
公开(公告)号：WO2012014140A3
公开(公告)日：2012-03-22
申请号：PCT/IB2011053299
申请日：2011-07-25
申请人： IBM , BUX WERNER , HAAS ROBERT , HU XIAOYU , PLETKA ROMAN A
发明人： BUX WERNER , HAAS ROBERT , HU XIAOYU , PLETKA ROMAN A
IPC分类号： G06F12/02 , G06F12/08 , G06F12/10
CPC分类号： G06F12/0246 , G06F12/0848 , G06F12/0866 , G06F2212/214 , G06F2212/221 , G06F2212/222 , G06F2212/466 , G06F2212/7201
摘要： The present idea provides a high read and write performance from/to a solid state memory device. The main memory (31) of the controller (1) is not blocked by a complete address mapping table covering the entire memory device (2). Instead such table is stored in the memory device (2) itself, and only selected portions of address mapping information are buffered in the main memory (31) in a read cache (311) and a write cache (312). A separation of the read cache (311) from the write cache (312) enables an address mapping entry being evictable from the read cache (311) without the need to update the related flash memory page storing such entry in the flash memory device (2). By this design, the read cache (311) may advantageously be stored on a DRAM even without power down protection, while the write cache (312) may preferably be implemented in nonvolatile or other fail-safe memory. This leads to a reduction of the overall provisioning of nonvolatile or fail-safe memory and to an improved scalability and performance.
摘要翻译：目前的想法提供了对固态存储器设备的高读写性能。控制器（1）的主存储器（31）不被覆盖整个存储器设备（2）的完整地址映射表阻塞。相反，这样的表被存储在存储器设备（2）本身中，并且只有地址映射信息的所选部分被缓存在读取高速缓存（311）和写入高速缓存（312）中的主存储器（31）中。读取高速缓存（311）与写入高速缓存（312）的分离使得地址映射条目能够从读取高速缓存（311）中逐出，而不需要更新在闪存器件（2）中存储这样的条目的相关的闪存页面）。通过这种设计，即使没有断电保护，读取高速缓存（311）也可以有利地存储在DRAM上，而写入高速缓存（312）可以优选地在非易失性或其他故障安全存储器中实现。这导致非易失性存储器或故障安全存储器的整体配置减少并且可扩展性和性能得到改善。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式