专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明申请

WO2005079206A3 OPTIMIZATION OF ULTRA-WIDEBAND COMMUNICATION THROUGH A WIRE MEDIUM 审中-公开
公开(公告)号：WO2005079206A3
公开(公告)日：2005-09-01
申请号：PCT/US2004/039121
申请日：2004-11-18
申请人： PULSE-LINK, INC. , SANTHOFF, John , MOORE, Steven, A.
发明人： SANTHOFF, John , MOORE, Steven, A.
IPC分类号： H03K7/00 , H03K7/04 , H03K7/02 , H04B1/00 , H04B1/04 , H04B7/00 , H04B17/00 , H04J3/00 , H04J3/06 , H04L7/00 , H04L25/03 , H04L27/00 , H04L27/06 , H04L27/36
摘要： Apparatus and methods to optimize ultra-wideband communication through wire and cable media are provided. One apparatus comprises an ultra- wideband transmitter structured to transmit a training set of ultra- wideband pulses through the wire medium (10). An ultra-wideband receiver is structured to receive the training set of ultra-wideband pulses from the wire medium (20). A determination of which of the pulses within the training set is best suited for communication through the media is then performed (30). This Abstract is provided for the sole purpose of complying with the Abstract requirement rules that allow a reader to quickly ascertain the subject matter of the disclosure contained herein. This Abstract is submitted with the explicit understanding that it will not be used to interpret or to limit the scope or the meaning of the claims.

22. 发明申请

WO2005074135A1 METHOD AND APPARATUS FOR DRIVING MULTIPLE PERIPHERALS WITH DIFFERENT CLOCK FREQUENCIES IN AN INTEGRATED CIRCUIT 审中-公开
标题翻译：用于在集成电路中驱动具有不同时钟频率的多个外设的方法和装置
公开(公告)号：WO2005074135A1
公开(公告)日：2005-08-11
申请号：PCT/US2005/002122
申请日：2005-01-20
申请人： ATMEL CORPORATION , VERGNES, Alain , LARDY, Olivier
发明人： VERGNES, Alain , LARDY, Olivier
IPC分类号： H03K7/00
CPC分类号： H03K7/00
摘要： The invention is a system for selecting a peripheral, the peripheral receiving a first clock frequency. The invention comprises the following. A processing circuit receives a second clock frequency, where the first and second clock frequencies are different. The processing circuit is configured to transmit a select signal. A bridge circuit is coupled to the processing circuit and the peripheral, and is configured to receive the select signal and transmit a peripheral select signal to the peripheral. The bridge circuit is further configured to receive the second clock frequency but not the first clock frequency. A counter is coupled to the bridge circuit and is configured to process a count, the count being a predetermined number and based on the value of the first frequency.
摘要翻译：本发明是用于选择外围设备的系统，外围设备接收第一时钟频率。本发明包括以下。处理电路接收第二时钟频率，其中第一和第二时钟频率不同。处理电路被配置为发送选择信号。桥接电路耦合到处理电路和外围设备，并被配置为接收选择信号并向周边设备发送外围选择信号。桥接电路还被配置为接收第二时钟频率而不是第一时钟频率。计数器耦合到桥式电路，并且被配置为处理计数，计数是预定数量并且基于第一频率的值。

23. 发明申请

WO2004075403A3 ELECTRONIC CIRCUIT WITH ARRAY OF PROGRAMMABLE LOGIC CELLS 审中-公开
标题翻译：具有可编程逻辑单元阵列的电子电路
公开(公告)号：WO2004075403A3
公开(公告)日：2004-11-04
申请号：PCT/IB2004050108
申请日：2004-02-12
申请人： KONINKL PHILIPS ELECTRONICS NV , LEIJTEN-NOWAK KATARZYNA
发明人： LEIJTEN-NOWAK KATARZYNA
IPC分类号： G06F7/50 , G06F7/503 , G06F7/52 , G06F7/527 , G11C16/10 , H03K7/00 , H03K19/173 , H03K19/177 , G06F17/50
CPC分类号： G06F7/503 , G06F7/5272 , G11C16/10 , H03K19/1737 , H03K19/17728
摘要： An electronic circuit has a programmable logic cell with a plurality of programmable logic units that are capable of being configured to operate in a multi-bit operand mode and a multiplexing mode. The programmable logic units are coupled in parallel between an input circuit and an output circuit. In a multi-bit operand processing mode the input circuit is configured to supply logic input signals from different ones of the logic inputs to the programmable logic units. The programmable logic units are coupled to successive positions along a carry chain at least in the multi-bit operand mode, so as to process carry signals from the carry chain. An output circuit passes outputs from the programmable logic units in parallel in the multi-bit operand mode. The programmable logic units have look-up tables which share the same configuration bits. The programmable logic units can also have multiplexers for passing one of the received input signals when configured to operate in a multiplexing mode of operation.
摘要翻译：电子电路具有带有多个可编程逻辑单元的可编程逻辑单元，所述多个可编程逻辑单元能够被配置为以多位操作数模式和多路复用模式操作。可编程逻辑单元并联耦合在输入电路和输出电路之间。在多位操作数处理模式中，输入电路被配置为将来自不同的逻辑输入的逻辑输入信号提供给可编程逻辑单元。至少在多位操作数模式中，可编程逻辑单元沿着进位链被连接到连续的位置，以便处理来自进位链的进位信号。输出电路在多位操作数模式下并行传递可编程逻辑单元的输出。可编程逻辑单元具有共享相同配置位的查找表。可编程逻辑单元还可以具有多路复用器，用于在被配置为以多路复用操作模式操作时传递所接收的输入信号中的一个。

24. 发明申请

WO2016005619A1 MÉTODO Y SISTEMA DE CONTROL DE ILUMINACIÓN PARA LÁMPARAS LED MEDIANTE MODULACIÓN PWM EN PULSOS DISTRIBUIDOS 审中-公开
标题翻译：通过分布式PWM控制LED照明的系统和方法
公开(公告)号：WO2016005619A1
公开(公告)日：2016-01-14
申请号：PCT/ES2014/070570
申请日：2014-07-10
申请人： LIGHTBEE, S.L.
发明人： RUFO TORRES, Julio, Francisco
IPC分类号： H05B33/08 , G09G3/20 , H03K7/00
CPC分类号： H05B33/0815 , G09G3/2018 , H03K7/08 , H05B33/0845
摘要： Método y sistema de control de iluminación para lámparas led, donde el sistema comprende: -un módulo receptor (1) configurado para obtener un número de niveles de iluminación (N) indicativo de la resolución luminosa de una lámpara led (6), y un ciclo de trabajo (D) asociado a una intensidad luminosa deseada para una lámpara led (6), -un módulo de control (2) que comprende una unidad de control (7) configurada para: -generar una señal periódica con un periodo (T) y un ciclo de trabajo, a partir del número de niveles de iluminación (N) y del ciclo de trabajo (D), -generar una señal de control de iluminación (SCi) a partir de la señal periódica para gobernar la alimentación de al menos una lámpara led (6), -y un módulo de alimentación (3) configurado para alimentar al menos una lámpara led (6) según la señal de control de iluminación (SCi).
摘要翻译：本发明涉及一种用于控制LED照明的系统和方法，所述系统包括：接收器模块（1），被配置为获得多个代表LED灯（6）的光分辨率的亮度级（N）和占空比（D）与LED灯（6）所需的光强度相关联; 控制模块（2），其包括控制单元（7），其被配置为基于所述点亮电平（N）和所述占空比（D）的数量，生成具有周期（T）和占空比的周期性信号，以及基于所述周期信号生成点亮控制信号（SCi），以控制至少一个LED灯（6）的电力供应; 以及电源模块（3），被配置为根据所述点亮控制信号（SCi）为至少一个LED灯（6）供电。

25. 发明申请

WO2014072247A1 ELEKTRISCHE VORRICHTUNG ZUR GETAKTETEN WEITERGABE VON ELEKTRISCHER ENERGIE 审中-公开
标题翻译：电子设备以供电能主频转移
公开(公告)号：WO2014072247A1
公开(公告)日：2014-05-15
申请号：PCT/EP2013/072918
申请日：2013-11-04
申请人： ELMOS SEMICONDUCTOR AG
发明人： SUDHAUS, Andre , DEVILEE, Petrus Johannes
IPC分类号： H02M3/02 , H03K7/00 , H02M1/00
CPC分类号： H04L25/4902 , H02M3/156 , H02M2001/0035 , H02M2001/0041 , Y02B70/16
摘要： Die elektrische Vorrichtung (10) zur getakteten Weitergabe von elektrischer Energie oder mit getakteter Weitergabe von elektrischer Energie ist versehen mit einem Eingang (32) sowie einem Ausgang (34) und einem zwischen dem Eingang (32) und dem Ausgang (34) geschalteten, getakteten Schalter (26). Ferner weist die Vorrichtung (10) eine Ansteuereinheit (28) zur Taktung des Schalters (26) durch eine Pulsweitenmodulation mit einer Grundfrequenz auf, mit der Ansteuerpulse (38) aufeinanderfolgen. Die Pulsweitenmodulation ist durch periodische Taktung während jeweils lediglich einer Ansteuerpulsgruppe bestehend aus einer variablen, vorgebbaren Anzahl von aufeinanderfolgenden Ansteuerpulsen (38) oder Ansteuerpausen und damit bei einer Subharmonischen der Grundfrequenz betreibbar ist, wobei die minimal zulässige Mindestanzahl und die maximal zulässige Höchstanzahl der Ansteuerpulse (38) oder -pausen der Ansteuerpulsgruppe zum Ausschluss von Subharmonischen, die innerhalb vorgebbarer, unterhalb der Grundfrequenz liegender Subfrequenzbänder gewählt sind.
摘要翻译：为电能的循环传输或电能的时钟转移的电气装置（10）设置有一个输入端（32）和连接到所述输入端（32）和输出（34）之间的输出（34）和一个，时钟开关（26）。此外，设备（10）的控制单元（28），用于与基本频率的开关（26）通过脉冲宽度调制的定时，彼此跟随与驱动脉冲（38）。脉宽调制是通过由变量的每个只有一个Ansteuerpulsgruppe期间在基频，最小允许的最小数量和驱动脉冲的最大可允许最大数量的子谐波（周期性定时的，预定数目的连续的驱动脉冲（38）或Ansteuerpausen并且可操作38 ）或暂停Ansteuerpulsgruppe到排除次谐波的，其预定的内选择，基频躺在子频率带的下方。

26. 发明申请

WO2013113149A1 一种交错互补PWM驱动波形生成方法以及电路审中-公开
公开(公告)号：WO2013113149A1
公开(公告)日：2013-08-08
申请号：PCT/CN2012/070789
申请日：2012-01-31
申请人：深圳市英可瑞科技开发有限公司 , 吕有根 , 张文勇
发明人：吕有根 , 张文勇
IPC分类号： H03K7/00 , H02M1/088
CPC分类号： H02M1/088 , H02M3/3382 , H03K7/08
摘要：一种交错互补PWM驱动波形生成方法以及电路。该方法包括以下步骤：基于两路调频PWM驱动信号的上升沿和下降沿，对两路调频PWM驱动信号进行二分频，得到两组共四路信号（S100）；基于生成的两组信号，将第一组信号做异或运算得到第一子信号，以及将第二组信号做异或运算得到第二子信号（S200）；利用第一子信号和第二子信号的上升沿和下降沿，通过触发器、与门、或门的逻辑运算得到第一子组信号以及第二子组信号，两子组信号相位差90度，每子组内二路信号互补（S300）；将第一子信号取反后与第一子组两路信号分别相与得到第一、第二路信号，并且将第二子信号取反后与第二子组两路信号分别相与得到第三、第四路信号，这四路信号为交错90度相位角、带死区的四路PWM驱动方波（S400）。

27. 发明申请

WO2011088369A3 CLOCK AND DATA RECOVERY FOR BURST-MODE SERIAL SIGNALS 审中-公开
标题翻译：时钟和数据恢复的突发模式串行信号
公开(公告)号：WO2011088369A3
公开(公告)日：2011-11-24
申请号：PCT/US2011021367
申请日：2011-01-14
申请人： VITESSE SEMICONDUCTOR CORP , KYLES IAN , PAHOMSKY EUGENE
发明人： KYLES IAN , PAHOMSKY EUGENE
IPC分类号： H04L7/027 , H03K7/00
CPC分类号： H04L7/0338
摘要： A clock and data recovery device recovers data from a sequential stream of data that includes bursts of data separated by gaps. Each burst of data arrives with its own phase and with its own deviation from a nominal frequency. The bursts of data begin with a preamble that is utilized to determine the timing of the burst. The clock and data recovery device determines the timing of a burst of data using signals from one or more demultiplexers or samplers. At the start of each burst of data, sampled input signals are analyzed by an edge detector to determine a sample phase for the burst. A selector utilizes the sample phase determined by the edge detector to choose which of the sampled input signals to use to produce output data signals from the clock and data recovery device.
摘要翻译：时钟和数据恢复设备从连续的数据流中恢复数据，其中包括由间隙分隔的突发数据。每个数据突发以自己的相位到达，并与标称频率有自己的偏差。数据突发以用于确定突发定时的前导码开始。时钟和数据恢复设备使用来自一个或多个解复用器或采样器的信号来确定数据突发的定时。在每个数据突发的开始处，采样输入信号由边缘检测器分析以确定突发的采样相位。选择器利用由边缘检测器确定的采样相位来选择哪个采样输入信号用于从时钟和数据恢复设备产生输出数据信号。

28. 发明申请

WO2007124235B1 METHOD AND APPARATUS FOR QUALITY OF SERVICE FOR PACKET COMMUNICATIONS 审中-公开
标题翻译：用于分组通信的服务质量的方法和设备
公开(公告)号：WO2007124235B1
公开(公告)日：2008-08-07
申请号：PCT/US2007065565
申请日：2007-03-30
申请人： MOTOROLA INC , CHUI TIMOTHY L
发明人： CHUI TIMOTHY L
IPC分类号： H04B1/38 , G06F13/42 , H03H7/30 , H03H7/40 , H03K7/00 , H04J3/14 , H04L5/16 , H04L7/00
CPC分类号： H04L69/16 , H04L47/10 , H04L47/2416 , H04L47/365 , H04L65/1013 , H04L65/4015 , H04L65/80 , H04L69/164 , H04L69/166
摘要： A packet communications system includes a method for maintaining quality of service by dynamically determining a m aximum packet size for a communications system that transports at least one of real-time and time-sensitive data and other data in packets. Accordingly, a plurality of packets is received for transmission over a communications link (402). Either an encoder type or a packet size for the time-sensitive or real-time data packets is determined (404). A link speed for the communications link is determined (406). Based on the link speed and either the packet size or encoder type, a maximum packet size for any packets that do not include time-sensitive or real-time data is determined (408). Nominally, prior to transmission on the comm unications link, packets with non-real-time and non-time-sensitive data are fragmented into packets equal to or less than the maximum packet size (410). The maximum packet size may be dynamically reevaluated if the communications traffic or link characteristics change.
摘要翻译：一种分组通信系统包括一种用于通过动态地确定通信系统的最大分组大小来维持服务质量的方法，所述通信系统传送实时和时间敏感数据以及分组中其他数据中的至少一个。相应地，通过通信链路接收多个分组（402）。确定时间敏感或实时数据分组的编码器类型或分组大小（404）。确定通信链路的链路速度（406）。基于链路速度以及分组大小或编码器类型，确定不包括时间敏感或实时数据的任何分组的最大分组大小（408）。名义上，在通信链路上传输之前，具有非实时和非时间敏感数据的分组被分割成等于或小于最大分组大小的分组（410）。如果通信流量或链路特性改变，则可以动态地重新评估最大分组大小。

29. 发明申请

WO2007124235A3 METHOD AND APPARATUS FOR QUALITY OF SERVICE FOR PACKET COMMUNICATIONS 审中-公开
公开(公告)号：WO2007124235A3
公开(公告)日：2007-11-01
申请号：PCT/US2007/065565
申请日：2007-03-30
申请人： MOTOROLA, INC. , CHUI, Timothy, L.
发明人： CHUI, Timothy, L.
IPC分类号： H04B1/38 , H04L7/00 , H04L5/16 , H03H7/40 , H03H7/30 , H04J3/14 , G06F13/42 , H03K7/00
摘要： A packet communications system includes a method for maintaining quality of service by dynamically determining a m aximum packet size for a communications system that transports at least one of real-time and time-sensitive data and other data in packets. Accordingly, a plurality of packets is received for transmission over a communications link (402). Either an encoder type or a packet size for the time-sensitive or real-time data packets is determined (404). A link speed for the communications link is determined (406). Based on the link speed and either the packet size or encoder type, a maximum packet size for any packets that do not include time-sensitive or real-time data is determined (408). Nominally, prior to transmission on the comm unications link, packets with non-real-time and non-time-sensitive data are fragmented into packets equal to or less than the maximum packet size (410). The maximum packet size may be dynamically reevaluated if the communications traffic or link characteristics change.

30. 发明申请

WO2005119910A3 INTEGER CYCLE EVENT DETECTION USING WAVELET PASS FILTER SYSTEM AND METHOD 审中-公开
标题翻译：使用小波滤波系统和方法的整数周期事件检测
公开(公告)号：WO2005119910A3
公开(公告)日：2006-09-28
申请号：PCT/US2005019714
申请日：2005-06-04
申请人： XG TECHNOLOGY LLC
发明人： BOBIER JOSEPH , KHAN NADEEM
IPC分类号： H04L27/10 , H03D3/00 , H03K7/00 , H03K7/06 , H04L27/12 , H04L27/14
CPC分类号： H03K7/06 , H04B1/71637 , H04L27/0004 , H04L27/14 , H04L27/1563
摘要： A system and method to transport high bit-rate data over wired or wireless means using specially modulated radio frequency carrier waves using an integer cycle or impulse modulation detection method where the signal to be demodulated is generally split, delayed, inverted and summed. When such integer cycle or impulse modulation modulated signals are passed through the system, the delayed signal is not the inverse of the non-delayed signal when there is data present. The resultant summed signal does not cancel completely, thus, resulting in a demodulated signal that is present only as long as the data is present in the integer or impulse modulated signal. This nulling effect also results in reducing the interference from other signals thereby improving the signal to noise ratio of the system. Thus the system not only reduces the interference from other channels, but it is a very fast demodulator that has' the capability of demodulating the signal on an integer cycle basis.
摘要翻译：通过使用专门调制的射频载波使用整数周期或脉冲调制检测方法传输高比特率数据的系统和方法，其中待解调的信号通常被分离，延迟，反相和求和。当这种整数周期或脉冲调制调制信号通过系统时，当存在数据时，延迟信号不是非延迟信号的倒数。所得到的求和信号不会完全消除，因此，只要数据存在于整数或脉冲调制信号中，就产生解调信号。这种归零效应还导致减少来自其他信号的干扰，从而提高系统的信噪比。因此，该系统不仅减少了其他信道的干扰，而且是一种非常快速的解调器，其具有以整数周期为基础解调信号的能力。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式