专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明申请

WO2015008342A1 リチウムイオン二次電池及び電池制御システム审中-公开
标题翻译：锂离子二次电池和电池控制系统
公开(公告)号：WO2015008342A1
公开(公告)日：2015-01-22
申请号：PCT/JP2013/069339
申请日：2013-07-17
申请人：株式会社日立製作所
发明人：牧野　茂樹 , ▲高▼橋　宏文 , 山本　恒典
IPC分类号： H01M10/0587 , H01L29/861 , H01L29/868 , H01M2/26 , H01M4/131 , H01M4/485 , H01M10/052 , H01M10/44 , H02J7/02
CPC分类号： H01L29/861 , H01L29/152 , H01L29/2003 , H01L29/868 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/00011 , H01L2924/181 , H01M2/26 , H01M4/131 , H01M4/485 , H01M10/0525 , H01M10/0587 , H01M10/441 , Y02T10/7011 , H01L2924/00014 , H01L2924/01015 , H01L2924/00012 , H01L2924/01033
摘要：　リチウムイオン二次電池において、長期使用による容量劣化を抑制し、長寿命かつ高信頼な二次電池を提供する。　本発明にかかるリチウムイオン二次電池は、正極と負極とをセパレータを介して捲回した電極群と、前記電極群を収納する電池缶と、を有するリチウムイオン二次電池において、前記電池缶の中にはリチウムイオン供給源が収納され、前記リチウムイオン供給源と前記正極とは正極側ダイオードを介して電気的に接続され、前記正極側ダイオードと前記正極はアルミニウム導線で接続され、前記正極側ダイオードと前記リチウムイオン供給源は銅導線、鉄導線、ニッケル導線、またはステンレス導線のいずれかによって接続されることを特徴とする。
摘要翻译：本发明提供一种使用寿命长，可靠性高的锂离子二次电池，能够使由长时间使用引起的容量劣化最小化。锂离子二次电池包括其中正极和负极缠绕有隔膜的电极组和容纳电极组的电池壳，其特征在于：锂离子源容纳在电池罐内 ; 锂离子源和正极通过正极侧二极管电连接; 正极侧二极管和正极通过铝导线连接; 正极侧二极管和锂离子源通过铜导线，铁导体线，镍导体线或不锈钢导体线连接。

12. 发明申请

WO2013031376A1 量子ドット構造体、波長変換素子、光光変換装置および光電変換装置审中-公开
标题翻译：量子点结构，波长转换元件，光电转换器件，光电转换器件
公开(公告)号：WO2013031376A1
公开(公告)日：2013-03-07
申请号：PCT/JP2012/066883
申请日：2012-07-02
申请人：富士フイルム株式会社 , 蔵町照彦
发明人：蔵町　照彦
IPC分类号： H01L31/04 , H01L29/06 , H01L31/052
CPC分类号： H01L31/055 , B82Y10/00 , H01L29/127 , H01L29/152 , H01L29/154 , Y02E10/52 , Y02E10/549 , Y02P70/521
摘要：　量子ドット構造体は、マトリクス層と、マトリクス層内に設けられた第１の量子ドットと第２の量子ドットとを有する。第２の量子ドットはマトリクス層の厚さ方向において第１の量子ドットに挟まれるようにして周期的に配置されており、第１の量子ドットは第２の量子ドットよりも小さい。また、第１の量子ドットと第２の量子ドットとは組成が異なり、第１の量子ドットの電気陰性度をＡとし、第２の量子ドットの電気陰性度をＢとするとき、Ａ＜Ｂである。
摘要翻译：量子点结构具有矩阵层，并且在矩阵层内提供第一量子点和第二量子点。第二量子点在矩阵层的厚度方向周期性布置，以便位于第一量子点之间，并且第一量子点小于第二量子点。第一量子点和第二量子点具有不同的组成，使用A表示第一量子点的电负性，B表示第二量子点的电负性，两者之间的关系为A

13. 发明申请

WO2006107897A3 SEMICONDUCTOR DEVICE INCLUDING A SUPERLATTICE AND ADJACENT SEMICONDUCTOR LAYER WITH DOPED REGIONS DEFINING A SEMICONDUCTOR JUNCTION 审中-公开
标题翻译：半导体器件，包括具有定义半导体结的掺杂区域的超级和相似的半导体层
公开(公告)号：WO2006107897A3
公开(公告)日：2007-03-15
申请号：PCT/US2006012364
申请日：2006-03-30
申请人： RJ MEARS LLC , MEARS ROBERT J , STEPHENSON ROBERT JOHN
发明人： MEARS ROBERT J , STEPHENSON ROBERT JOHN
IPC分类号： H01L29/15 , H01L21/8238 , H01L29/10 , H01L29/70 , H01L29/78 , H01L29/868
CPC分类号： H01L29/155 , B82Y10/00 , H01L21/823807 , H01L29/045 , H01L29/152 , H01L29/70 , H01L29/868
摘要： A semiconductor device may include a superlattice comprising a plurality of stacked groups of layers. Each group of layers of the superlattice may include a plurality of stacked base silicon monolayers defining a base silicon portion and an energy band-modifying layer thereon. The energy band-modifying layer may include at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base silicon portions. The semiconductor device may further include a semiconductor layer adjacent the superlattice and comprising at least one first region therein including a first conductivity type dopant. The superlattice may also include at least one second region therein including a second conductivity type dopant to define, with the at least one first region, at least one semiconductor junction.
摘要翻译：半导体器件可以包括包含多个堆叠层组的超晶格。超晶格的每组层可以包括在其上限定基硅部分和能带修饰层的多个层叠的基底硅单层。能带改性层可以包括约束在相邻基硅部分的晶格内的至少一个非半导体单层。半导体器件还可以包括邻近超晶格的半导体层，并且包括其中包括第一导电型掺杂剂的至少一个第一区域。超晶格还可以包括其中的至少一个第二区域，其中包括第二导电型掺杂剂，以在所述至少一个第一区域中限定至少一个半导体结。

14. 发明申请

WO2006107735A3 METHOD FOR MAKING A SEMICONDUCTOR DEVICE INCLUDING A SUPERLATTICE WITH REGIONS DEFINING A SEMICONDUCTOR JUNCTION 审中-公开
标题翻译：制造半导体器件的方法，包括定义半导体结的区域的超导
公开(公告)号：WO2006107735A3
公开(公告)日：2007-03-01
申请号：PCT/US2006011823
申请日：2006-03-29
申请人： RJ MEARS LLC , MEARS ROBERT J , STEPHENSON ROBERT JOHN
发明人： MEARS ROBERT J , STEPHENSON ROBERT JOHN
IPC分类号： H01L29/15 , H01L21/8238 , H01L29/10 , H01L29/16 , H01L29/772 , H01L29/78
CPC分类号： H01L29/1054 , B82Y10/00 , H01L21/823807 , H01L29/152 , H01L29/154 , H01L29/155 , H01L29/772 , H01L29/7833
摘要： A method for making a semiconductor device may include forming a superlattice comprising a plurality of stacked groups of layers. Each group of layers of the superlattice may include a plurality of stacked base silicon monolayers defining a base silicon portion and an energy band-modifying layer thereon. The energy band-modifying layer may include at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. The method may further include forming at least one pair of oppositely-doped regions in the superlattice defining at least one semiconductor junction.
摘要翻译：制造半导体器件的方法可以包括形成包含多个堆叠层组的超晶格。超晶格的每组层可以包括在其上限定基硅部分和能带修饰层的多个层叠的基底硅单层。能带修饰层可以包括约束在相邻的基底半导体部分的晶格内的至少一个非半导体单层。该方法还可以包括在超晶格中形成限定至少一个半导体结的至少一对相对掺杂区域。

15. 发明申请

WO2006127291A2 METHOD FOR MAKING A SEMICONDUCTOR DEVICE INCLUDING A SUPERLATTICE HAVING AT LEAST ONE GROUP OF SUBSTANTIALLY UNDOPED LAYERS 审中-公开
标题翻译：制造半导体器件的方法，包括至少有一组主要不合格层的超导体
公开(公告)号：WO2006127291A2
公开(公告)日：2006-11-30
申请号：PCT/US2006/018262
申请日：2006-05-09
申请人： RJ MEARS, LLC , MEARS, Robert J. , KREPS, Scott A.
发明人： MEARS, Robert J. , KREPS, Scott A.
IPC分类号： H01L29/15 , H01L29/10 , H01L29/78 , H01L21/336 , H01L21/8238
CPC分类号： H01L29/1054 , B82Y10/00 , H01L21/823807 , H01L29/152 , H01L29/155 , H01L29/7833
摘要： A method for making a semiconductor device may include forming a superlattice including a plurality of stacked groups of layers. Each group of the superlattice may include a plurality of stacked base semiconductor monolayers defining a base semiconductor portion and an energy band-modifying layer thereon. Moreover, the energy-band modifying layer may include at least one non-semiconductor monolayer constrained within a crystal lattice of adjacent base semiconductor portions. At least one group of layers of the superlattice may be substantially undoped.
摘要翻译：制造半导体器件的方法可以包括形成包括多个堆叠层组的超晶格。每个超晶格组可以包括限定基极半导体部分和其上的能带修饰层的多个层叠的基底半导体单层。此外，能带修改层可以包括约束在相邻的基底半导体部分的晶格内的至少一个非半导体单层。超晶格的至少一组层可以基本上未掺杂。

16. 发明申请

WO2006127215A1 METHOD FOR MAKING A SEMICONDUCTOR DEVICE COMPRISING A SUPERLATTICE DIELECTRIC INTERFACE LAYER 审中-公开
标题翻译：制造包含超级电介质界面层的半导体器件的方法
公开(公告)号：WO2006127215A1
公开(公告)日：2006-11-30
申请号：PCT/US2006/016664
申请日：2006-05-02
申请人： RJ MEARS, LLC , MEARS, Robert J. , HYTHA, Marek , KREPS, Scott A. , STEPHENSON, Robert John , YIPTONG, Jean Augustin Chan Sow Fook , DUKOVSKI, Ilija , RAO, Kalipatnam Vivek , HALILOV, Samed , HUANG, Xiangyang
发明人： MEARS, Robert J. , HYTHA, Marek , KREPS, Scott A. , STEPHENSON, Robert John , YIPTONG, Jean Augustin Chan Sow Fook , DUKOVSKI, Ilija , RAO, Kalipatnam Vivek , HALILOV, Samed , HUANG, Xiangyang
IPC分类号： H01L29/51 , H01L29/78 , H01L29/15
CPC分类号： B82Y10/00 , H01L21/823807 , H01L29/1054 , H01L29/152 , H01L29/155 , H01L29/513 , H01L29/7833
摘要： A method for making a semiconductor device may include forming a superlattice (25) comprising a plurality of stacked groups of layers (45a-45n) adjacent a substrate. Each group of layers of the superlattice may include a plurality of stacked base semiconductor monolayers (46a-46n) defining a base semiconductor portion, and at least one non-semiconductor monolayer (50) constrained within a crystal lattice of adjacent base semiconductor portions. The method may further include forming a high-K dielectric layer (37) on the superlattice layer, and forming an electrode layer on the high-K dielectric layer and opposite the superlattice.
摘要翻译：制造半导体器件的方法可以包括形成包含与衬底相邻的多个层叠层（45a-45n）的超晶格（25）。超晶格的每组层可以包括限定基极半导体部分的多个堆叠的基底半导体单层（46a-46n）和限制在相邻的基极半导体部分的晶格内的至少一个非半导体单层（50）。该方法还可以包括在超晶格层上形成高K电介质层（37），并在高K电介质层上形成与超晶格相对的电极层。

17. 发明申请

WO2016203184A1 HETEROSTRUCTURES AND ELECTRONIC DEVICES DERIVED THEREFROM 审中-公开
标题翻译：异构体和电子设备衍生于其中
公开(公告)号：WO2016203184A1
公开(公告)日：2016-12-22
申请号：PCT/GB2015/051784
申请日：2015-06-18
申请人： THE UNIVERSITY OF MANCHESTER
发明人： WITHERS, Frederick , NOVOSELOV, Konstantin
IPC分类号： H01L29/51 , H01L29/16 , H05B33/14 , H05B33/20 , H05B33/26
CPC分类号： H01L29/152 , H01L29/1606 , H01L29/24 , H01L29/267 , H01L29/413 , H01L33/06 , H01L33/26 , H01L33/32 , H01L33/34 , H05B33/145 , H05B33/20 , H05B33/26
摘要： The advent of graphene and related 2D materials has recently led to a new technology: heterostructures based on these atomically thin crystals. The paradigm proved itself extremely versatile and led to rapid demonstration of tunnelling diodes with negative differential resistance, tunnelling transistors, photovoltaic devices and so on. In the present invention, the complexity and functionality of such van der Waals heterostructures is taken to the next level by introducing quantum wells (QWs) engineered with one atomic plane precision. We describe light-emitting diodes (LEDs) made by stacking metallic graphene, insulating hexagonal boron nitride and various semiconducting monolayers into complex but carefully designed sequences.
摘要翻译：石墨烯和相关的2D材料的出现最近导致了一种新技术：基于这些原子薄晶体的异质结构。这一范例证明其功能非常广泛，导致具有负差分电阻的隧道二极管，隧道晶体管，光伏器件等的快速演示。在本发明中，通过引入以一个原子平面精度设计的量子阱（QW），这种范德瓦尔异质结构的复杂性和功能被带到了一个新的水平。我们描述了通过将金属石墨烯，绝缘六方氮化硼和各种半导体单层堆叠成复杂但精心设计的顺序制成的发光二极管（LED）。

18. 发明申请

WO2014126120A1 バイポーラトランジスタ审中-公开
标题翻译：双极晶体管
公开(公告)号：WO2014126120A1
公开(公告)日：2014-08-21
申请号：PCT/JP2014/053245
申请日：2014-02-13
申请人：株式会社村田製作所
发明人：梅本　康成 , 黒川　敦 , 西明　恒和
IPC分类号： H01L21/331 , H01L29/737
CPC分类号： H01L29/7325 , H01L29/0821 , H01L29/152 , H01L29/20 , H01L29/7371
摘要：　容量特性の線形性を改善することができると共に量産性を十分に確保することができ、さらには、ベース・コレクタ間容量の低減を図ることができる技術を提供する。　ｎ型の各第１の半導体層３ａ，３ｃ，３ｅ間に、それぞれ、ｐ型の第２の半導体層３ｂ，３ｄが設けられており、第１の半導体層３ａ，３ｃ，３ｅのドーピング濃度を低下させなくとも、コレクタ層３全体の見かけ上のドーピング濃度を低くすることができるので、容量特性の線形性を改善することができると共に量産性を十分に確保することができる。また、第２の半導体層３ｂ，３ｅが各第１の半導体層３ａ，３ｃ，３ｅ間に介在することによりコレクタ層３全体の平均キャリア濃度が減少し、コレクタ層３内の空乏層が広く形成されるので、ベース・コレクタ間容量の低減を図ることができる。
摘要翻译：提供一种能够在充分确保大量生产的同时提高电容特性的线性度的技术，并且还能够降低集电极基极电容。 P型第二半导体层（3b，3d）设置在n型第一半导体层（3a，3c，3e）之间。由于可以在不降低第一半导体层（3a，3c，3e）的掺杂浓度的情况下降低整个集电极层（3）的表观掺杂浓度，因此可以在充分确保批量生产的同时提高电容特性的线性。此外，由于可以通过在第一半导体层（3a，3c，3e）之间设置第二半导体层（3b，3e）而使集电体层（3）的平均载流子浓度降低，并且在内部广泛形成耗尽层集电极层，集电极 - 基极电容可以减小。

19. 发明申请

WO2013108733A1 ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ审中-公开
标题翻译：异相场效应晶体管的外延波形
公开(公告)号：WO2013108733A1
公开(公告)日：2013-07-25
申请号：PCT/JP2013/050519
申请日：2013-01-15
申请人：シャープ株式会社
发明人：布袋田　暢行 , 寺口　信明 , 本田　大輔 , 伊藤　伸之 , 松林　雅和 , 松笠　治彦
IPC分类号： H01L21/338 , H01L21/205 , H01L29/778 , H01L29/812
CPC分类号： H01L29/152 , H01L21/02381 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L21/0262 , H01L29/155 , H01L29/2003 , H01L29/205 , H01L29/7787
摘要：ヘテロ接合型ＦＥＴ用エピタキシャルウエハは、Ｓｉ基板上に順次積層されたＡｌＮ下地層、段階的組成傾斜バッファ層構造、超格子バッファ層構造、ＧａＮチャネル層、および窒化物半導体の電子供給層を含み、段階的組成傾斜バッファ層構造はＡｌ組成比が順次低減されるように積層された複数のＡｌＧａＮバッファ層を含み、その最上層はＡｌｘＧａ1-ｘＮ（０＜ｘ）の組成を有し、超格子バッファ層構造内ではＡｌｙＧａ１－ｙＮ（ｙ≦１）超格子構成層とＡｌｚＧａ１－ｚＮ（０＜ｚ＜ｙ）超格子構成層のいずれかから開始してそれらが交互に複数回積層されており、ＡｌｘＧａ1-ｘＮバッファ層とＡｌｚＧａ１－ｚＮ超格子構成層とがｘ－０．０５≦ｚ≦ｘ＋０．０５の条件を満たす。
摘要翻译：用于异质结场效应晶体管（FET）的外延晶片包含依次层叠在Si衬底上的AlN基极层，阶梯渐变缓冲层结构，超晶格缓冲层结构，GaN沟道层和电子氮化物半导体的供给层。阶梯级缓冲层结构包含多个AlGaN缓冲层，层叠以使Al组成比顺次降低，其最上层具有Al x Ga 1-x N（O

20. 发明申请

WO2011121561A1 MULTI-LAYER SUPERLATTICE QUANTUM WELL THERMOELECTRIC MATERIAL AND MODULE 审中-公开
标题翻译：多层超级质量好的热电材料和模块
公开(公告)号：WO2011121561A1
公开(公告)日：2011-10-06
申请号：PCT/IB2011/051375
申请日：2011-03-31
申请人： BASF SE , BASF (CHINA) COMPANY LIMITED , HAASS, Frank , ELSNER, Norbert B. , GHAMATY, Saed , KROMMENHOEK, Daniel , HI-Z TECHNOLOGY, INC.
发明人： HAASS, Frank , ELSNER, Norbert B. , GHAMATY, Saed , KROMMENHOEK, Daniel
IPC分类号： H01L35/28 , H01L35/34
CPC分类号： H01L35/26 , H01L29/152 , H01L35/34
摘要： A multi-layer superlattice quantum well thermoelectric material comprising at least 10 alternating layers has a layer thickness of each less than 50 nm, the alternating layers being electrically conducting and barrier layers, wherein the layer structure shows no discernible interdiffusion leading to a break-up or dissolution of the layer boundaries upon heat treatment at a temperature in the range from 50 to 150°C for a time of at least 100 hours and the concentration of doping materials in the conducting layers is 10 18 to 10 23 cm-3 and in the barrier layers is 10 13 to 10 18 cm -3 .
摘要翻译：包括至少10个交替层的多层超晶格量子阱热电材料具有每个小于50nm的层厚度，所述交替层是导电和阻挡层，其中所述层结构没有显示出可辨别的相互扩散，导致破裂或在50〜150℃的温度下热处理至少100小时时的层边界的溶解，并且导电层中的掺杂材料的浓度为1018〜1023cm-3，在屏障层为1013至1018cm-3。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式