会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明申请
      US20070279097A1 HIGH-SPEED LOW-POWER INTEGRATED CIRCUIT INTERCONNECTS 失效
    • HIGH-SPEED LOW-POWER INTEGRATED CIRCUIT INTERCONNECTS
    • 高速低功耗集成电路互连
    • US20070279097A1
    • 2007-12-06
    • US11421457
    • 2006-05-31
    • Zhibin Cheng , Satyajit Dutta , Peter J. Klim
    • Zhibin Cheng , Satyajit Dutta , Peter J. Klim
    • H03K19/094
    • H03K19/018585 , H03K19/0013
    • Methods and apparatuses to decrease power consumption of interconnecting devices in integrated circuits are disclosed. Embodiments comprise a method to reduce power consumption in integrated circuits by generating full and reduced swing signals at an output of a driver module in response to a control signal during and deactivating one or more elements to conserve power after an input signal remains unchanged for a period of time. Another embodiment comprises an apparatus to reduce power consumption in a circuit, the embodiment comprising a swing module coupled with a swing selector and an output controller. The swing module may generate full or low swing signals depending on the state of the swing selector. The output controller may increase the output impedance of the swing module after an input signal to the swing module remains unchanged for a quantity of time. Various apparatus embodiments include portable computing devices and cellular telephones.
    • 公开了降低集成电路中互连装置的功耗的方法和装置。 实施例包括一种通过在驱动器模块的输出处响应于在一个或多个元件期间的控制信号和在激活一个或多个元件以节省功率以在输入信号保持不变一段时间之后在驱动器模块的输出处产生完全和减小的摆动信号来降低集成电路中的功耗 的时间。 另一个实施例包括一种降低电路功耗的装置，该实施例包括与摆动选择器和输出控制器耦合的摆动模块。 摆动模块可以根据摆动选择器的状态产生满摆幅或低摆动信号。 输出控制器可以在摆动模块的输入信号保持不变一段时间之后增加摆动模块的输出阻抗。 各种设备实施例包括便携式计算设备和蜂窝电话。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US07683670B2 High-speed low-power integrated circuit interconnects 失效
    • High-speed low-power integrated circuit interconnects
    • 高速低功耗集成电路互连
    • US07683670B2
    • 2010-03-23
    • US11421457
    • 2006-05-31
    • Zhibin Cheng , Satyajit Dutta , Peter J. Klim
    • Zhibin Cheng , Satyajit Dutta , Peter J. Klim
    • H03K19/0175 , H03K19/094
    • H03K19/018585 , H03K19/0013
    • Embodiments that decrease power consumption of interconnecting devices in integrated circuits are disclosed. Embodiments reduce power consumption in integrated circuits by generating full and reduced swing signals at an output of a driver module in response to a control signal during and deactivating one or more elements to conserve power after an input signal remains unchanged for a period of time. Another embodiment reduces power consumption in a circuit, the embodiment comprising a swing module coupled with a swing selector and an output controller. The swing module may generate full or low swing signals depending on the state of the swing selector. The output controller may increase the output impedance of the swing module after an input signal to the swing module remains unchanged for a quantity of time. Various apparatus embodiments include portable computing devices and cellular telephones.
    • 公开了降低集成电路中互连装置的功耗的实施例。 实施例通过在驱动器模块的输出处响应于在一个或多个元件期间的控制信号并且在输入信号保持不变一段时间之后节省功率而在驱动器模块的输出处产生完全和减小的摆动信号来降低集成电路中的功耗。 另一个实施例降低了电路中的功耗，该实施例包括与摆动选择器和输出控制器耦合的摆动模块。 摆动模块可以根据摆动选择器的状态产生满摆幅或低摆动信号。 输出控制器可以在摆动模块的输入信号保持不变一段时间之后增加摆动模块的输出阻抗。 各种设备实施例包括便携式计算设备和蜂窝电话。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 3. 发明申请
      US20080123458A1 VIRTUAL POWER RAILS FOR INTEGRATED CIRCUITS 有权
    • VIRTUAL POWER RAILS FOR INTEGRATED CIRCUITS
    • 用于集成电路的虚拟功率轨
    • US20080123458A1
    • 2008-05-29
    • US11458616
    • 2006-07-19
    • Zhibin Cheng , Satyajit Dutta , Peter J. Klim
    • Zhibin Cheng , Satyajit Dutta , Peter J. Klim
    • G11C5/14 , G05F3/02
    • G11C5/063 , G11C11/413
    • Methods and apparatuses to decrease power consumption and reduce leakage current of integrated circuits are disclosed. New leakage power saving techniques for various types of integrated circuits, including cache memory circuits, are discussed. Embodiments comprise methods and apparatuses to reduce power consumption in integrated circuits by using virtual voltage rails, or virtual power rails, to supply power to integrated circuit loads. The methods and apparatuses generally involve using one or two virtual power control devices to “head” and “foot”, or sandwich, the integrated circuit loads from firm power supply rails. In these method embodiments, one or more elements sense the voltage of the virtual power rails, or nodes, and make adjustments to control the voltage at certain “virtual” voltage potentials. While controlling the voltage in this manner, the virtual power control devices may serve to restrict unnecessary current flow through the integrated circuit loads.
    • 公开了降低功耗并降低集成电路泄漏电流的方法和装置。 讨论了用于各种类型的集成电路（包括高速缓存存储器电路）的新的漏电省电技术。 实施例包括通过使用虚拟电压轨或虚拟电源轨来降低集成电路的功率消耗的方法和装置，以向集成电路负载供电。 所述方法和装置通常涉及使用一个或两个虚拟功率控制装置从牢固的电源轨道“集成”和“脚”或夹入集成电路负载。 在这些方法实施例中，一个或多个元件感测虚拟电源轨或节点的电压，并进行调整以控制某些“虚拟”电压电位下的电压。 在以这种方式控制电压的同时，虚拟功率控制装置可用于限制通过集成电路负载的不必要的电流。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US07542329B2 Virtual power rails for integrated circuits 有权
    • Virtual power rails for integrated circuits
    • 用于集成电路的虚拟电源轨
    • US07542329B2
    • 2009-06-02
    • US11458616
    • 2006-07-19
    • Zhibin Cheng , Satyajit Dutta , Peter J. Klim
    • Zhibin Cheng , Satyajit Dutta , Peter J. Klim
    • G11C11/00
    • G11C5/063 , G11C11/413
    • Methods and apparatuses to decrease power consumption and reduce leakage current of integrated circuits are disclosed. New leakage power saving techniques for various types of integrated circuits, including cache memory circuits, are discussed. Embodiments comprise methods and apparatuses to reduce power consumption in integrated circuits by using virtual voltage rails, or virtual power rails, to supply power to integrated circuit loads. The methods and apparatuses generally involve using one or two virtual power control devices to “head” and “foot”, or sandwich, the integrated circuit loads from firm power supply rails. In these method embodiments, one or more elements sense the voltage of the virtual power rails, or nodes, and make adjustments to control the voltage at certain “virtual” voltage potentials. While controlling the voltage in this manner, the virtual power control devices may serve to restrict unnecessary current flow through the integrated circuit loads.
    • 公开了降低功耗并降低集成电路泄漏电流的方法和装置。 讨论了用于各种类型的集成电路（包括高速缓存存储器电路）的新的漏电省电技术。 实施例包括通过使用虚拟电压轨或虚拟电源轨来降低集成电路的功率消耗的方法和装置，以向集成电路负载供电。 所述方法和装置通常涉及使用一个或两个虚拟功率控制装置从牢固的电源轨道“集成”和“脚”或夹入集成电路负载。 在这些方法实施例中，一个或多个元件感测虚拟电源轨或节点的电压，并进行调整以控制某些“虚拟”电压电位下的电压。 在以这种方式控制电压的同时，虚拟功率控制装置可用于限制通过集成电路负载的不必要的电流。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 10. 发明申请
      US20080061836A1 Current Mirror and Parallel Logic Evaluation 审中-公开
    • Current Mirror and Parallel Logic Evaluation
    • 电流镜和并行逻辑评估
    • US20080061836A1
    • 2008-03-13
    • US11466139
    • 2006-08-22
    • Zhibin Cheng
    • Zhibin Cheng
    • H03K19/096
    • H03K19/0963
    • Methods, apparatuses, and systems to improve performance of integrated circuits are discussed. Some embodiments comprise methods to increase rates of logic evaluation in integrated circuits. The methods generally involve evaluating logic in one or more logic branches, where one of more of those branches employs a current mirror, and outputting a logic value through an output stage that also employs a current mirror. Other embodiments comprise apparatuses and circuits to reduce logic evaluation time in an integrated circuit, generally comprising one or more logic modules coupled to one or more current mirrors, where the current mirrors increase the discharge rates of logic elements in the integrated circuit and speed logic evaluation. Various embodiments have two or more logic modules to evaluate logic in parallel. Various embodiments may comprise “AND” and “NAND” logic circuits, such as dynamic “AND” and “NAND” gates.
    • 讨论了提高集成电路性能的方法，设备和系统。 一些实施例包括增加集成电路中的逻辑评估速率的方法。 这些方法通常涉及评估一个或多个逻辑分支中的逻辑，其中这些分支中的一个分支采用电流镜，并通过还使用电流镜的输出级输出逻辑值。 其他实施例包括用于减少集成电路中的逻辑评估时间的装置和电路，通常包括耦合到一个或多个电流镜的一个或多个逻辑模块，其中电流镜增加了集成电路中的逻辑元件的放电率和速度逻辑评估 。 各种实施例具有两个或更多个并行评估逻辑的逻辑模块。 各种实施例可以包括“AND”和“NAND”逻辑电路，例如动态“AND”和“NAND”门。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号