专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08601236B2 Configurable vector length computer processor 有权
标题翻译：可配置向量长度计算机处理器
公开(公告)号：US08601236B2
公开(公告)日：2013-12-03
申请号：US13409033
申请日：2012-02-29
申请人： Gregory J. Faanes , Eric P. Lundberg , Abdulla Bataineh , Timothy J. Johnson , Michael Parker , James Robert Kohn , Steven L. Scott , Robert Alverson
发明人： Gregory J. Faanes , Eric P. Lundberg , Abdulla Bataineh , Timothy J. Johnson , Michael Parker , James Robert Kohn , Steven L. Scott , Robert Alverson
IPC分类号： G06F15/00
CPC分类号： G06F15/8053
摘要： A processor core, comprises one or more vector units operable to change between a fine-grained vector mode having a shorter maximum vector length and a coarse-grained vector mode having a longer maximum vector length. Changing vector modes comprises halting all instruction stream execution in the core, flushing one or more registers in a register space, reconfiguring one or more vector registers in the register space, and restarting instruction execution in the core.
摘要翻译：处理器核心包括一个或多个向量单元，其可操作以在具有较短最大向量长度的细粒子矢量模式和具有较长最大向量长度的粗粒矢量模式之间进行切换。更改向量模式包括停止核心中的所有指令流执行，刷新寄存器空间中的一个或多个寄存器，重新配置寄存器空间中的一个或多个向量寄存器，以及重新启动核心中的指令执行。

2. 发明申请

US20100115234A1 CONFIGURABLE VECTOR LENGTH COMPUTER PROCESSOR 审中-公开
标题翻译：可配置矢量长度计算机处理器
公开(公告)号：US20100115234A1
公开(公告)日：2010-05-06
申请号：US12263302
申请日：2008-10-31
申请人： Gregory J. Faanes , Eric P. Lundberg , Abdulla Bataineh , Timothy J. Johnson , Michael Parker , James Robert Kohn , Steven L. Scott , Robert Alverson
发明人： Gregory J. Faanes , Eric P. Lundberg , Abdulla Bataineh , Timothy J. Johnson , Michael Parker , James Robert Kohn , Steven L. Scott , Robert Alverson
IPC分类号： G06F15/76 , G06F9/06
CPC分类号： G06F15/8053
摘要： A processor core, comprises one or more vector units operable to change between a fine-grained vector mode having a shorter maximum vector length and a coarse-grained vector mode having a longer maximum vector length. Changing vector modes comprises halting all instruction stream execution in the core, flushing one or more registers in a register space, reconfiguring one or more vector registers in the register space, and restarting instruction execution in the core.
摘要翻译：处理器核心包括一个或多个向量单元，其可操作以在具有较短最大向量长度的细粒子矢量模式和具有较长最大向量长度的粗粒矢量模式之间进行切换。更改向量模式包括停止核心中的所有指令流执行，刷新寄存器空间中的一个或多个寄存器，重新配置寄存器空间中的一个或多个向量寄存器，以及重新启动核心中的指令执行。

3. 发明申请

US20120221830A1 CONFIGURABLE VECTOR LENGTH COMPUTER PROCESSOR 有权
标题翻译：可配置矢量长度计算机处理器
公开(公告)号：US20120221830A1
公开(公告)日：2012-08-30
申请号：US13409033
申请日：2012-02-29
申请人： Gregory J. Faanes , Eric P. Lundberg , Abdulla Bataineh , Timothy J. Johnson , Michael Parker , James Robert Kohn , Steven L. Scott , Robert Alverson
发明人： Gregory J. Faanes , Eric P. Lundberg , Abdulla Bataineh , Timothy J. Johnson , Michael Parker , James Robert Kohn , Steven L. Scott , Robert Alverson
IPC分类号： G06F15/76
CPC分类号： G06F15/8053
摘要： A processor core, comprises one or more vector units operable to change between a fine-grained vector mode having a shorter maximum vector length and a coarse-grained vector mode having a longer maximum vector length. Changing vector modes comprises halting all instruction stream execution in the core, flushing one or more registers in a register space, reconfiguring one or more vector registers in the register space, and restarting instruction execution in the core.
摘要翻译：处理器核心包括一个或多个向量单元，其可操作以在具有较短最大向量长度的细粒子矢量模式和具有较长最大向量长度的粗粒矢量模式之间进行切换。更改向量模式包括停止核心中的所有指令流执行，刷新寄存器空间中的一个或多个寄存器，重新配置寄存器空间中的一个或多个向量寄存器，以及重新启动核心中的指令执行。

4. 发明申请

US20100115232A1 LARGE INTEGER SUPPORT IN VECTOR OPERATIONS 审中-公开
标题翻译：大量整数支持向量运算
公开(公告)号：US20100115232A1
公开(公告)日：2010-05-06
申请号：US12263313
申请日：2008-10-31
申请人： Timothy J. Johnson , Eric P. Lundberg , Michael Parker , Gregory J. Faanes
发明人： Timothy J. Johnson , Eric P. Lundberg , Michael Parker , Gregory J. Faanes
IPC分类号： G06F9/302 , G06F15/76
CPC分类号： G06F7/505 , G06F9/30036 , G06F9/30109 , G06F2207/382
摘要： A vector processor or vector processing computer has a first vector register operable to store two or more vector elements that together comprise a single first large integer and a second vector register operable to store two or more vector elements that together comprise a single second large integer. An adder having a carry-in bit is operable to add the large integer in the first vector register to the large integer in the second vector register by using the carry-in bit to add sequential elements of the vector registers.
摘要翻译：向量处理器或向量处理计算机具有可操作以存储两个或更多个向量元素的第一向量寄存器，所述向量元素一起包括单个第一大整数和第二向量寄存器，该第一向量寄存器可操作以存储两个或多个向量元素，所述两个或更多个向量元具有进位位的加法器可操作以通过使用进位位将第一向量寄存器中的大整数加到第二向量寄存器中的大整数，以添加向量寄存器的顺序元件。

5. 发明授权

US08386750B2 Multiprocessor system having processors with different address widths and method for operating the same 有权
标题翻译：具有不同地址宽度的处理器的多处理器系统及其操作方法
公开(公告)号：US08386750B2
公开(公告)日：2013-02-26
申请号：US12263321
申请日：2008-10-31
申请人： Michael Parker , Timothy J. Johnson , Laurence S. Kaplan , Steven L. Scott , Robert Alverson , Skef Iterum
发明人： Michael Parker , Timothy J. Johnson , Laurence S. Kaplan , Steven L. Scott , Robert Alverson , Skef Iterum
IPC分类号： G06F12/08
CPC分类号： G06F12/0284
摘要： A multiprocessor computer system has a plurality of first processors having a first addressable memory space, and a plurality of second processors having a second addressable memory space. The second addressable memory space is of a different size than the first addressable memory space, and the first addressable memory space and second addressable memory space comprise a part of the same common address space.
摘要翻译：多处理器计算机系统具有多个具有第一可寻址存储器空间的第一处理器和具有第二可寻址存储器空间的多个第二处理器。第二可寻址存储器空间的尺寸与第一可寻址存储器空间不同，并且第一可寻址存储器空间和第二可寻址存储器空间包括相同公共地址空间的一部分。

6. 发明申请

US20100115228A1 Unified address space architecture 有权
标题翻译：统一的地址空间架构
公开(公告)号：US20100115228A1
公开(公告)日：2010-05-06
申请号：US12263321
申请日：2008-10-31
申请人： Michael Parker , Timothy J. Johnson , Laurence S. Kaplan , Steven L. Scott , Robert Alverson , Skef Iterum
发明人： Michael Parker , Timothy J. Johnson , Laurence S. Kaplan , Steven L. Scott , Robert Alverson , Skef Iterum
IPC分类号： G06F12/00 , G06F15/173
CPC分类号： G06F12/0284
摘要： A multiprocessor computer system has a plurality of first processors having a first addressable memory space, and a plurality of second processors having a second addressable memory space. The second addressable memory space is of a different size than the first addressable memory space, and the first addressable memory space and second addressable memory space comprise a part of the same common address space.
摘要翻译：多处理器计算机系统具有多个具有第一可寻址存储器空间的第一处理器和具有第二可寻址存储器空间的多个第二处理器。第二可寻址存储器空间的尺寸与第一可寻址存储器空间不同，并且第一可寻址存储器空间和第二可寻址存储器空间包括相同公共地址空间的一部分。

7. 发明授权

US09782539B2 Fluid level monitoring system 有权
公开(公告)号：US09782539B2
公开(公告)日：2017-10-10
申请号：US15114833
申请日：2015-02-06
申请人： Robert Lee Harmon , Michael Parker
发明人： Robert Lee Harmon , Michael Parker
IPC分类号： G08B21/00 , A61M5/168 , A61J1/18 , G01F23/20 , G08B21/18 , A61M5/14
CPC分类号： A61M5/16845 , A61J1/18 , A61J2200/74 , A61J2200/76 , A61M5/1415 , A61M2205/3553 , A61M2205/3569 , A61M2205/3592 , A61M2205/50 , G01F23/20 , G08B21/182
摘要： A fluid level monitoring device and a method of use are disclosed for alerting a user that the fluid in a container, such as an intravenous (i.v.) injection or irrigation bag or collection of waste from a human body (catheter) have reached a pre-determined volume.

8. 发明授权

US08583464B2 Systems and methods for optimizing market selection for entity operations location 有权
标题翻译：用于优化实体操作位置的市场选择的系统和方法
公开(公告)号：US08583464B2
公开(公告)日：2013-11-12
申请号：US12062658
申请日：2008-04-04
申请人： Margaret A. Lynn , Benjamin T. Teal , Michael Parker , Charles Kosior , Timothy Prentice
发明人： Margaret A. Lynn , Benjamin T. Teal , Michael Parker , Charles Kosior , Timothy Prentice
IPC分类号： G06Q10/06
CPC分类号： G06Q10/06 , G06Q10/04 , G06Q30/0204
摘要： Systems and methods for corporate workplace capacity planning and optimization are provided. A system according to the invention may include a computer. The computer may be configured to receive a plurality of characteristics relating to an entity or a portion of an entity. The computer may be further configured to receive a predetermined selection of buildings. The computer may also be configured to determine a plurality of solution sets. Each of the solution sets may express a subset of space located within the selected buildings for the location of the entity or the portion of the entity. The solution sets may be fixed for a predetermined amount of time into the future. The solutions sets can be based, at least in part, on the plurality of characteristics. The computer may also be configured to select a subset of the plurality of solution sets. Finally, a display device may be configured to display at least a portion of a single solution set.
摘要翻译：提供了企业工作场所能力规划和优化的系统和方法。根据本发明的系统可以包括计算机。计算机可以被配置为接收与实体或实体的一部分有关的多个特征。计算机可以被进一步配置为接收预定的建筑物选择。计算机还可以被配置为确定多个解集。每个解决方案集可以表示位于所选择的建筑物内的空间的子集，用于实体或实体的部分的位置。解决方案集可以在将来固定预定的时间量。解决方案集可以至少部分地基于多个特征。计算机还可以被配置为选择多个解集合的子集。最后，显示设备可以被配置为显示单个解集合的至少一部分。

9. 发明授权

US08050789B2 System and methods for automatic generation of component data 有权
标题翻译：用于自动生成组件数据的系统和方法
公开(公告)号：US08050789B2
公开(公告)日：2011-11-01
申请号：US10596693
申请日：2006-04-20
申请人： Bini Elhanan , Tovi Yadin , Michael Parker , Henry Jurgens , Nadav Pilnick , Mikko Puranen , Tero Laakso
发明人： Bini Elhanan , Tovi Yadin , Michael Parker , Henry Jurgens , Nadav Pilnick , Mikko Puranen , Tero Laakso
IPC分类号： G06F19/00
CPC分类号： H05K13/08 , G05B19/41865 , Y02P90/18 , Y02P90/20 , Y02P90/265 , Y10T29/5313 , Y10T29/53174 , Y10T29/53178
摘要： A method of manufacturing electronic circuits including generating CAD data, a bill of materials and an approved component vendor list for an electronic circuit and employing the CAD data, the bill of materials and the approved component vendor list for automatically generating a pick & place machine-specific component loading specification, a pick & place machine-specific component placement sequence and pick & place machine-specific component data for governing the operation of at least one specific pick & place machine in a manufacturing line.
摘要翻译：一种制造电子电路的方法，包括生成CAD数据，物料清单和用于电子电路的批准的部件供应商列表，并且采用CAD数据，物料单和批准的部件供应商列表，用于自动生成拾取和放置机器 - 特定组件装载规格，拾取和放置机器特定的部件放置顺序以及拾取和放置特定于机器的部件数据，用于控制生产线中至少一个特定拾取和放置机器的操作。

10. 发明授权

US07788116B2 Travel savings assessment 有权
标题翻译：旅行储蓄评估
公开(公告)号：US07788116B2
公开(公告)日：2010-08-31
申请号：US11161489
申请日：2005-08-05
申请人： Dionino Di Florio , Michael Parker , Olivier Sauser
发明人： Dionino Di Florio , Michael Parker , Olivier Sauser
IPC分类号： G06Q10/00
CPC分类号： G06Q50/14 , G06Q10/02 , G06Q40/00
摘要： A method and system for travel savings assessment is disclosed. The invention analyzes the total travel spend of an entity with many members, employees, or other personnel who incur travel costs using various metrics, estimates the savings that may be achieved by known or new entities, calculates and produces periodic reports that track an entity's progress towards obtaining the estimated savings, and can also estimate the potential savings of an entity.
摘要翻译：公开了旅行储蓄评估的方法和系统。本发明分析了一个实体与许多成员，员工或其他使用各种指标出现旅行费用的人员的总旅行支出，估计已知或新实体可能实现的节省量，计算并生成跟踪实体进度的定期报告获得估计的储蓄，并且还可以估计一个实体的潜在节约。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式