专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US4959836A Register robustness improvement circuit and method 失效
标题翻译：注册鲁棒性改进电路和方法
公开(公告)号：US4959836A
公开(公告)日：1990-09-25
申请号：US130850
申请日：1987-12-09
申请人： Paul M. Berard , Ajaib S. Bhadare
发明人： Paul M. Berard , Ajaib S. Bhadare
IPC分类号： G06F11/00 , G06F11/14 , G06F11/16
CPC分类号： G06F11/167 , G06F11/14 , G06F11/1625 , G06F11/00 , G06F11/0796
摘要： The present invention describes a robust register circuit for protecting critical control points in data transmission and telecommunications equipment against software included failures. A circuit is provided wherein duplicated data words are written into a pair of registers of any desired bit length. A digital comparator determines whether the two data words are the same, and initiates a data transfer into a third register for transmission to critical hardware control points only when two identical sequential data words are recognized. When no such recognition occurs, new data is not transferred to the third register, and the hardware control points remain controlled by the previous data in the third register.
摘要翻译：本发明描述了一种鲁棒的寄存器电路，用于保护数据传输和电信设备中的关键控制点免受包括软件的故障的影响。提供了一种电路，其中复制的数据字被写入任何所需位长度的一对寄存器中。数字比较器确定两个数据字是否相同，并且只有当识别出两个相同的顺序数据字时，才将数据传输发送到第三个寄存器以传输到关键的硬件控制点。当不发生这种识别时，新的数据不会传送到第三个寄存器，并且硬件控制点由第三个寄存器中的先前数据保持控制。

IPRDB

热门服务

关于我们

友情链接

联系方式