会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US5057455A Formation of integrated circuit electrodes 失效
    • Formation of integrated circuit electrodes
    • 集成电路电极的形成
    • US5057455A
    • 1991-10-15
    • US443766
    • 1989-11-30
    • Pang-Dow Foo , William T. Lynch , Chien-Shing Pai
    • Pang-Dow Foo , William T. Lynch , Chien-Shing Pai
    • H01L29/73 , H01L21/285 , H01L21/311 , H01L21/3213 , H01L21/331 , H01L21/762 , H01L21/768 , H01L21/8249 , H01L27/06 , H01L29/732
    • H01L21/76802 , H01L21/28525 , H01L21/31144 , H01L21/32139 , H01L21/762 , H01L21/8249 , Y10S438/97
    • In the fabrication of electrodes for transistors in the BiCMOS integrated circuit, vertical windows etched in a relatively thick TEOS (or other suitable dielectric) layer, located on a relatively thin polysilicon layer, in turn located on relatively tin oxide layer areas and on relatively thick oxide layer areas, are used to define areas where polysilicon electrode material is to remain. Polysilicon is deposited in the windows in the relatively thick insulating layer, to form the basis for the desired electrode in each window. The relatively thin polysilicon layer (or, alternatively an .alpha.-amorphous silicon layer) is thereafter used as an etch stop during the subsequent removal of the relatively thick dielectric layer. Thereafter both MOS and bipolar transistors can be fabricated using the windows to define the extents of the gate regions of the MOS transistors and the extents of the emitter regions of the bipolar transistors. In addition, both the source and drain electrodes of the MOS transistors and the base electrodes of the bipolar transistors can then be simultaneously formed in a self-aligned manner without the need for etching into the underlying semiconductor substrate in which the integrated circuit is being formed.
    • 在BiCMOS集成电路中用于晶体管的电极的制造中，在位于相对较薄的多晶硅层上的相对较厚的TEOS（或其它合适的电介质）层中蚀刻的垂直窗口依次位于相对锡氧化物层区域上并且相对较厚 氧化物层区域用于限定保留多晶硅电极材料的区域。 多晶硅沉积在相对厚的绝缘层中的窗口中，以形成每个窗口中所需电极的基础。 此后，在相对较厚的电介质层的去除期间，相对薄的多晶硅层（或者可选地，α-非晶硅层）被用作蚀刻停止层。 此后，可以使用窗口来制造MOS和双极晶体管，以限定MOS晶体管的栅极区域的范围和双极晶体管的发射极区域的范围。 此外，MOS晶体管的源电极和漏电极以及双极晶体管的基极可以以自对准的方式同时形成，而不需要蚀刻到其中形成集成电路的下面的半导体衬底 。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US07081623B2 Wafer-based ion traps 有权
    • Wafer-based ion traps
    • 基于晶圆的离子阱
    • US07081623B2
    • 2006-07-25
    • US10656432
    • 2003-09-05
    • Chien-Shing Pai , Stanley Pau
    • Chien-Shing Pai , Stanley Pau
    • C23F1/00
    • H01J49/424 , B81B1/00 , H01J49/0018
    • An apparatus for an ion trap includes a semiconductor or dielectric wafer with front and back surfaces, a sequence of alternating conductive and dielectric layers formed over said front surface, and a bottom conductive layer. The sequence includes top and middle conductive layers, wherein the middle conductive layer is closer to the wafer than the top conductive layer. The middle conductive layer includes a substantially right cylindrical cavity that crosses a width of the middle conductive layer. The top and bottom conductive layers cap respective first and second ends of the cavity. The top conductive layer includes a hole that forms a first access port to the cavity. The wafer includes via through the width of the wafer. The via provides another access to the cavity via the back surface of the wafer. The wafer is substantially thicker than the sequence of layers.
    • 用于离子阱的装置包括具有前表面和后表面的半导体或介电晶片，在所述前表面上形成交替的导电和电介质层的序列，以及底部导电层。 该序列包括顶部和中间导电层，其中中间导电层比顶部导电层更靠近晶片。 中间导电层包括穿过中间导电层的宽度的基本上圆柱形的空腔。 顶部和底部导电层分别覆盖空腔的第一和第二端。 顶部导电层包括形成到空腔的第一进入端口的孔。 晶片包括穿过晶片宽度的通孔。 通孔经由晶片的后表面提供对腔的另一访问。 晶片基本上比层序列厚。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US06350659B1 Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate 有权
    • Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate
    • 制造具有形成在半导体衬底中的绝缘材料区域的半导体器件的工艺
    • US06350659B1
    • 2002-02-26
    • US09388297
    • 1999-09-01
    • Chun-Ting Liu , Chien-Shing Pai
    • Chun-Ting Liu , Chien-Shing Pai
    • H10L2176
    • H01L21/76297 , H01L21/76294
    • A process for fabricating a silicon-on-insulator integrated circuit in conjunction with a process for shallow trench isolation is disclosed. The shallow trench isolation is performed to define active regions in the silicon substrate. The active regions are electrically isolated from each other by regions of silicon dioxide formed in the substrate by the shallow trench isolation process. The height of the silicon dioxide regions above the substrate surface defines the combined thickness of the islands of silicon dioxide and the silicon formed over the islands of silicon dioxide. A mask is then formed on the silicon substrate with the regions of silicon dioxide formed therein. The mask defines the regions on the silicon substrate surface on which the islands of silicon dioxide are to be formed. The silicon dioxide islands are formed with the mask in place, and the mask is subsequently removed. Single crystal silicon is formed epitaxially on the structure. This is followed by the deposition of amorphous silicon and recrystallization to form a structure that has islands of insulating silicon dioxide formed in the silicon substrate and below the substrate surface.
    • 公开了一种结合用于浅沟槽隔离的工艺制造绝缘体上硅集成电路的工艺。 执行浅沟槽隔离以限定硅衬底中的有源区。 活性区域通过浅沟槽隔离工艺在衬底中形成的二氧化硅的区域彼此电隔离。 衬底表面上方的二氧化硅区域的高度限定二氧化硅岛和二氧化硅岛上形成的硅的组合厚度。然后在硅衬底上形成掩模，其中形成二氧化硅区域。 掩模限定硅衬底表面上将要形成二氧化硅岛的区域。 二氧化硅岛形成有掩模就位，随后去除掩模。 在结构上外延形成单晶硅。 然后沉积非晶硅并重结晶以形成在硅衬底中形成的绝缘二氧化硅岛和衬底表面下方的结构。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号