专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08180998B1 System of lanes of processing units receiving instructions via shared memory units for data-parallel or task-parallel operations 有权
标题翻译：处理单元的通道系统通过用于数据并行或任务并行操作的共享存储器单元接收指令
公开(公告)号：US08180998B1
公开(公告)日：2012-05-15
申请号：US12208231
申请日：2008-09-10
申请人： Monier Maher , Christopher Lamb , Sanjay J. Patel , Peter Hsu
发明人： Monier Maher , Christopher Lamb , Sanjay J. Patel , Peter Hsu
IPC分类号： G06F15/16
CPC分类号： G06F9/52 , G06F9/3802 , G06F9/3851 , G06F9/3887 , G06F15/17362
摘要： A system for performing data-parallel operations and task-parallel operations. A first switch fabric node (SFN) includes first and second lane processing engines (LPEs). The first LPE includes a first set of lane processing units (LPUs) configured to perform data-parallel operations, where each LPU performs a set of operations, and each LPU uses a different set of data for the set of operations, and each LPU within the first set of LPUs uses a different set of data for the set of operations. The second LPE includes a second set of LPUs configured to perform task-parallel operations, where each LPU performs a different set of operations. A processing control engine (PCE) is configured to distribute instructions and data to the first LPE and the second LPE. Advantageously, data parallel operations and task parallel operations are able to be performed on the same processor simultaneously.
摘要翻译：用于执行数据并行操作和任务并行操作的系统。第一交换机节点（SFN）包括第一和第二通道处理引擎（LPE）。第一LPE包括配置成执行数据并行操作的第一组通道处理单元（LPU），其中每个LPU执行一组操作，并且每个LPU对于该组操作使用不同的一组数据，并且每个LPU在第一组接口板使用不同的数据集作为该组操作。第二LPE包括被配置为执行任务并行操作的第二组LPU，其中每个LPU执行不同的操作集合。处理控制引擎（PCE）被配置为将指令和数据分发到第一LPE和第二LPE。有利地，数据并行操作和任务并行操作能够同时在同一处理器上执行。

2. 发明申请

US20080282058A1 Message queuing system for parallel integrated circuit architecture and related method of operation 有权
标题翻译：并行集成电路架构及相关操作方法的消息队列系统
公开(公告)号：US20080282058A1
公开(公告)日：2008-11-13
申请号：US11798119
申请日：2007-05-10
申请人： Monier Maher , Jean Pierre Bordes , Christopher Lamb , Sanjay J. Patel
发明人： Monier Maher , Jean Pierre Bordes , Christopher Lamb , Sanjay J. Patel
IPC分类号： G06F15/76
CPC分类号： G06F9/3885 , G06F9/30167 , G06F9/3891
摘要： An integrated circuit comprises an external memory, a plurality of parallel connected Vector Processing Engines (VPEs), and an External Memory Unit (EMU) providing a data transfer path between the VPEs and the external memory. Each VPE contains a plurality of data processing units and a message queuing system adapted to transfer messages between the data processing units and other components of the integrated circuit.
摘要翻译：集成电路包括外部存储器，多个并联连接的矢量处理引擎（VPE）以及提供VPE和外部存储器之间的数据传输路径的外部存储器单元（EMU）。每个VPE包含多个数据处理单元和适于在数据处理单元和集成电路的其他组件之间传送消息的消息队列系统。

3. 发明授权

US07627744B2 External memory accessing DMA request scheduling in IC of parallel processing engines according to completion notification queue occupancy level 有权
标题翻译：外部存储器根据完成通知队列占用率访问并行处理引擎IC中的DMA请求调度
公开(公告)号：US07627744B2
公开(公告)日：2009-12-01
申请号：US11798119
申请日：2007-05-10
申请人： Monier Maher , Jean Pierre Bordes , Christopher Lamb , Sanjay J. Patel
发明人： Monier Maher , Jean Pierre Bordes , Christopher Lamb , Sanjay J. Patel
IPC分类号： G06F13/14
CPC分类号： G06F9/3885 , G06F9/30167 , G06F9/3891
摘要： An integrated circuit comprises an external memory, a plurality of parallel connected Vector Processing Engines (VPEs), and an External Memory Unit (EMU) providing a data transfer path between the VPEs and the external memory. Each VPE contains a plurality of data processing units and a message queuing system adapted to transfer messages between the data processing units and other components of the integrated circuit.
摘要翻译：集成电路包括外部存储器，多个并联连接的矢量处理引擎（VPE）以及提供VPE和外部存储器之间的数据传输路径的外部存储器单元（EMU）。每个VPE包含多个数据处理单元和适于在数据处理单元和集成电路的其他组件之间传送消息的消息队列系统。

4. 发明申请

US20050075154A1 Method for providing physics simulation data 有权
标题翻译：提供物理模拟数据的方法
公开(公告)号：US20050075154A1
公开(公告)日：2005-04-07
申请号：US10715370
申请日：2003-11-19
申请人： Jean Bordes , Curtis Davis , Monier Maher , Manju Hegde , Otto Schmid
发明人： Jean Bordes , Curtis Davis , Monier Maher , Manju Hegde , Otto Schmid
IPC分类号： A63F13/00 , A63F13/10 , G06F20060101
CPC分类号： G06F15/80 , A63F13/10 , A63F13/577 , A63F2300/6018 , A63F2300/64
摘要： A method of providing physics data within a game program or simulation using a hardware-based physics processing unit having unique architecture designed to efficiently calculate physics related data.
摘要翻译：一种在游戏程序或模拟中提供物理数据的方法，其使用具有唯一架构的基于硬件的物理处理单元，该架构被设计为有效地计算物理相关数据。

5. 发明授权

US07895411B2 Physics processing unit 有权
标题翻译：物理处理单位
公开(公告)号：US07895411B2
公开(公告)日：2011-02-22
申请号：US10715440
申请日：2003-11-19
申请人： Monier Maher , Otto A. Schmid , Curtis Davis , Manju Hegde , Jean Pierre Bordes
发明人： Monier Maher , Otto A. Schmid , Curtis Davis , Manju Hegde , Jean Pierre Bordes
IPC分类号： G06F19/00
CPC分类号： G06T1/20
摘要： One embodiment of the invention sets forth a hardware-based physics processing unit (PPU) having unique architecture designed to efficiently generate physics data. The PPU includes a PPU control engine (PCE), a data movement engine and a floating point engine (FPE). The PCE manages the overall operation of the PPU by allocating memory resources and transmitting graphics processing commands to the FPE and data movement commands to the DME. The FPE includes multiple vector processors that operate in parallel and perform floating point operations on data received from a host unit to generate physics simulation data. The DME facilitates the transmission of data between the host unit and the FPE by performs data movement operations between memories internal and external to the PPU.
摘要翻译：本发明的一个实施例阐述了一种基于硬件的物理处理单元（PPU），其具有设计成有效地生成物理数据的独特架构。 PPU包括PPU控制引擎（PCE），数据移动引擎和浮点引擎（FPE）。 PCE通过分配内存资源并向FPE发送图形处理命令和向DME发送数据移动命令来管理PPU的整体操作。 FPE包括并行操作的多个矢量处理器，并对从主机单元接收的数据进行浮点运算，以产生物理模拟数据。 DME通过在PPU内部和外部的存储器之间执行数据移动操作来促进主机和FPE之间的数据传输。

6. 发明授权

US07526456B2 Method of operation for parallel LCP solver 有权
标题翻译：并行LCP求解器的操作方法
公开(公告)号：US07526456B2
公开(公告)日：2009-04-28
申请号：US10793856
申请日：2004-03-08
申请人： Lihua Zhang , Richard Tonge , Dilip Sequeira , Monier Maher
发明人： Lihua Zhang , Richard Tonge , Dilip Sequeira , Monier Maher
IPC分类号： G06F15/00
CPC分类号： G06F17/11
摘要： A method of operating a Linear Complementarity Problem (LCP) solver is disclosed, where the LCP solver is characterized by multiple execution units operating in parallel to implement a competent computational method adapted to resolve physics-based LCPs in real-time.
摘要翻译：公开了一种操作线性互补问题（LCP）求解器的方法，其中LCP求解器的特征在于并行操作的多个执行单元，以实现适合于实时解决基于物理的LCP的胜任计算方法。

7. 发明申请

US20050251644A1 Physics processing unit instruction set architecture 审中-公开
标题翻译：物理处理单元指令集架构
公开(公告)号：US20050251644A1
公开(公告)日：2005-11-10
申请号：US10839155
申请日：2004-05-06
申请人： Monier Maher , Jean Bordes , Dilip Sequeira , Richard Tonge
发明人： Monier Maher , Jean Bordes , Dilip Sequeira , Richard Tonge
IPC分类号： G06F9/30 , G06F9/302 , G06F9/32 , G06F9/38 , G06F15/00
CPC分类号： G06F9/3885 , G06F9/3001 , G06F9/30072 , G06F9/30087 , G06F9/3009 , G06F9/30094 , G06F9/3012 , G06F9/3013 , G06F9/3851 , G06F15/8092
摘要： An efficient quasi-custom instruction set for Physics Processing Unit (PPU) is enabled by balancing the dictates of a parallel arrangement of multiple, independent vector processors and programming considerations. A hierarchy of multiple, programmable memories and distributed control over data transfer is presented.
摘要翻译：通过平衡多个独立向量处理器和编程考虑的并行布置的指令，能够实现物理处理单元（PPU）的有效准定制指令集。介绍了多个可编程存储器的层次结构，并对数据传输进行了分布式控制。

8. 发明申请

US20050165873A1 Method of operation for parallel LCP solver 有权
标题翻译：并行LCP求解器的操作方法
公开(公告)号：US20050165873A1
公开(公告)日：2005-07-28
申请号：US10793856
申请日：2004-03-08
申请人： Lihua Zhang , Richard Tonge , Dilip Sequeira , Monier Maher
发明人： Lihua Zhang , Richard Tonge , Dilip Sequeira , Monier Maher
IPC分类号： G06F12/00 , G06F17/11
CPC分类号： G06F17/11
摘要： A method of operating a Linear Complementarity Problem (LCP) solver is disclosed, where the LCP solver is characterized by multiple execution units operating in parallel to implement a competent computational method adapted to resolve physics-based LCPs in real-time.
摘要翻译：公开了一种操作线性互补问题（LCP）求解器的方法，其中LCP求解器的特征在于并行操作的多个执行单元，以实现适合于实时解决基于物理的LCP的胜任计算方法。

9. 发明申请

US20050075849A1 Physics processing unit 有权
标题翻译：物理处理单位
公开(公告)号：US20050075849A1
公开(公告)日：2005-04-07
申请号：US10715440
申请日：2003-11-19
申请人： Monier Maher , Otto Schmid , Curtis Davis , Manju Hegde , Jean Bordes
发明人： Monier Maher , Otto Schmid , Curtis Davis , Manju Hegde , Jean Bordes
IPC分类号： G06F20060101 , G06F17/10
CPC分类号： G06T1/20
摘要： A hardware-based physics processing unit having unique architecture designed to efficiently calculate physics data.
摘要翻译：一种基于硬件的物理处理单元，具有独特的架构，可有效计算物理数据。

10. 发明授权

US06810031B1 Method and device for distributing bandwidth 失效
标题翻译：分配带宽的方法和设备
公开(公告)号：US06810031B1
公开(公告)日：2004-10-26
申请号：US09515028
申请日：2000-02-29
申请人： Manju Hegde , Otto Andreas Schmid , Jean Pierre Bordes , Xingguo Zhao , Monier Maher , Curtis Davis
发明人： Manju Hegde , Otto Andreas Schmid , Jean Pierre Bordes , Xingguo Zhao , Monier Maher , Curtis Davis
IPC分类号： H04L1228
CPC分类号： H04L49/3081 , H04L12/5601 , H04L47/10 , H04L47/39 , H04L2012/5632 , H04Q11/0478
摘要： A method and device for controlling bandwidth distribution through a switch fabric is provided wherein a plurality of line cards and processor cards are connected through a switch fabric for parallel processing of transmission requests, along with the provision of transmission “credits” allowing for transmitting additional data bytes during a given cycle, which provides efficient and speedy bandwidth distribution, as well as resolution of output contentions. The processors maintain a credit balance which allows flexibility in granting transmission requests to accommodate transmission scheduling and “bursty” transmissions. Processors on both of the line cards and the processor cards normalize the data transmission requirements for both inputs and outputs connected by the switch fabric. Smoothing of data transmission is provided using a time-weighted buffer.
摘要翻译：提供了一种用于控制通过交换结构的带宽分配的方法和设备，其中通过交换结构连接多个线路卡和处理器卡，用于传输请求的并行处理，以及提供允许发送附加数据的传输“信用” 字节在给定的周期，提供有效和快速的带宽分布，以及输出争用的分辨率。处理器保持信用余额，允许灵活地授予传输请求以适应传输调度和“突发”传输。两个线卡和处理器卡上的处理器标准化了由交换结构连接的输入和输出的数据传输要求。使用时间加权缓冲器提供数据传输的平滑。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式