会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US06706634B1 Control of separation between transfer gate and storage node in vertical DRAM 失效
    • Control of separation between transfer gate and storage node in vertical DRAM
    • 控制垂直DRAM中传输门和存储节点之间的分离
    • US06706634B1
    • 2004-03-16
    • US09664825
    • 2000-09-19
    • Mihel Seitz , Andreas Knorr , Irene McStay
    • Mihel Seitz , Andreas Knorr , Irene McStay
    • H01L21302
    • H01L27/10867 , H01L27/10864
    • A high density plasma deposition process for eliminating or reducing a zipper-like profile of opened-up voids in a poly trench fill by controlling separation between a transfer gate and storage node in a vertical DRAM, comprising: etching a recess or trench into poly Si of a semiconductor chip; forming a pattern of SiN liner using a mask transfer process for formation of a single sided strap design; removing the SiN liner and etching adjacent collar oxide away from a top part of the trench; depositing a high density plasma (HDP) polysilicon layer in the trench by flowing either SiH4 or SiH4+H2 in an inert ambient; employing a photoresist in the trench and removing the high density plasma polysilicon layer from a top surface of the semiconductor to avoid shorting in the gate conductor either by spinning on resist and subsequent chemical mechanical polishing or chemical mechanical downstream etchback of the polysilicon layer; and stripping the photoresist and depositing a top trench oxide by high density plasma.
    • 一种高密度等离子体沉积工艺，用于通过控制垂直DRAM中的转移栅极和存储节点之间的分离来消除或减少多沟槽填充物中的开放空隙的拉链状轮廓，包括：将凹槽或沟槽蚀刻成多晶硅 形成半导体芯片;使用用于形成单面带设计的掩模转移工艺形成SiN衬垫的图案;去除SiN衬垫并将邻近的环氧化物蚀刻离开沟槽的顶部;沉积高密度等离子体（HDP ）多晶硅层，通过在惰性环境中流过SiH 4或SiH 4 + H 2;在沟槽中使用光致抗蚀剂并从半导体的顶表面去除高密度等离子体多晶硅层，以避免通过旋转在栅极导体中短路 在抗蚀剂和随后的化学机械抛光或多晶硅层的化学机械下游回蚀; 并且蚀刻光致抗蚀剂并通过高密度等离子体沉积顶部沟槽氧化物。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US06294423B1 Method for forming and filling isolation trenches 有权
    • Method for forming and filling isolation trenches
    • 用于形成和填充隔离沟槽的方法
    • US06294423B1
    • 2001-09-25
    • US09718211
    • 2000-11-21
    • Rajeev Malik , Mihel Seitz , Andreas Knorr
    • Rajeev Malik , Mihel Seitz , Andreas Knorr
    • H01L218242
    • H01L21/76229 , H01L27/1087
    • A method for forming isolation trenches for a semiconductor device forms, in a substrate, a plurality of trenches having different widths including widths above a threshold size and widths below a threshold size. The plurality of trenches have a same first depth. A masking layer is deposited in the plurality of trenches, the masking layer has a thickness sufficient to both line the trenches with the widths above the threshold size and completely fill the trenches with the widths below the threshold size. A portion of the substrate is exposed at a bottom of the trenches with the widths above the threshold size by etching the masking layer. The plurality of trenches is etched to extend the trenches with the widths above the threshold size to different depths.
    • 用于形成用于半导体器件的隔离沟槽的方法在衬底中形成具有不同宽度的多个沟槽，所述宽度包括高于阈值尺寸的宽度和低于阈值尺寸的宽度。 多个沟槽具有相同的第一深度。 掩蔽层沉积在多个沟槽中，掩模层具有足够的厚度以使沟槽线宽度高于阈值尺寸，并以宽度低于阈值尺寸完全填充沟槽。 通过蚀刻掩模层，将衬底的一部分暴露在沟槽底部，宽度高于阈值大小。 多个沟槽被蚀刻以将具有高于阈值尺寸的宽度的沟槽延伸到不同的深度。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 3. 发明授权
      US06531377B2 Method for high aspect ratio gap fill using sequential HDP-CVD 有权
    • Method for high aspect ratio gap fill using sequential HDP-CVD
    • 使用连续HDP-CVD的高纵横比间隙填充方法
    • US06531377B2
    • 2003-03-11
    • US09904799
    • 2001-07-13
    • Andreas Knorr , Mihel Seitz
    • Andreas Knorr , Mihel Seitz
    • H01L2100
    • H01L21/76229
    • A method of providing isolation between element regions of a semiconductor memory device (200). Isolation trenches (211) are filled using several sequential anisotropic insulating material (216/226/230) HPD-CVD deposition processes, with each deposition process being followed by an isotropic etch back to remove the insulating material (216/226/230) from the isolation trench (211) sidewalls. A nitride liner (225) may be deposited after isolation trench (211) formation. A top portion of the nitride liner (225) may be removed prior to the deposition of the top insulating material (230) layer.
    • 一种在半导体存储器件（200）的元件区域之间提供隔离的方法。 使用几种顺序各向异性绝缘材料（216/226/230）HPD-CVD沉积工艺填充绝缘沟槽（211），每个沉积工艺之后是各向同性蚀刻，以从绝缘材料（216/226/230）中除去绝缘材料 隔离沟槽（211）侧壁。 可以在形成隔离沟槽（211）之后沉积氮化物衬垫（225）。 可以在沉积顶部绝缘材料（230）层之前去除氮化物衬垫（225）的顶部部分。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US09257325B2 Semiconductor structures and methods for forming isolation between Fin structures of FinFET devices 有权
    • Semiconductor structures and methods for forming isolation between Fin structures of FinFET devices
    • 用于在FinFET器件的Fin结构之间形成隔离的半导体结构和方法
    • US09257325B2
    • 2016-02-09
    • US12562849
    • 2009-09-18
    • Andreas Knorr , Frank Scott Johnson
    • Andreas Knorr , Frank Scott Johnson
    • H01L29/06 , H01L21/762 , H01L29/66 , H01L29/78
    • H01L21/76229 , H01L29/66795 , H01L29/7851
    • Semiconductor structures and methods for forming isolation between fin structures formed from a bulk silicon wafer are provided. A bulk silicon wafer is provided having one or more fin structures formed therefrom. Forming of the fin structures defines isolation trenches between the one or more fin structures. Each of the fin structures has vertical sidewalls. An oxide layer is deposited in the isolation trenches and on the vertical sidewalls using HDPCVD in about a 4:1 ratio or greater. The oxide layer is isotropically etched to remove the oxide layer from the vertical sidewalls and a portion of the oxide layer from the bottom of the isolation trenches. A substantially uniformly thick isolating oxide layer is formed on the bottom of the isolation trench to isolate the one or more fin structures and substantially reduce fin height variability.
    • 提供了用于形成由体硅晶片形成的翅片结构之间的隔离的半导体结构和方法。 提供具有由其形成的一个或多个翅片结构的体硅晶片。 翅片结构的形成限定了一个或多个翅片结构之间的隔离沟槽。 每个翅片结构都具有垂直侧壁。 使用HDPCVD以大约4:1的比例或更大的比例在隔离沟槽和垂直侧壁上沉积氧化物层。 氧化层被各向同性蚀刻以从隔离沟底部的垂直侧壁和氧化物层的一部分去除氧化物层。 在隔离沟槽的底部上形成基本上均匀的厚的隔离氧化物层，以隔离一个或多个翅片结构，并显着降低翅片高度的可变性。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 10. 发明申请
      US20110062501A1 METHOD FOR SELF-ALIGNING A STOP LAYER TO A REPLACEMENT GATE FOR SELF-ALIGNED CONTACT INTEGRATION 有权
    • METHOD FOR SELF-ALIGNING A STOP LAYER TO A REPLACEMENT GATE FOR SELF-ALIGNED CONTACT INTEGRATION
    • 将自动对准停止层的方法用于自对准接触集成的替换门
    • US20110062501A1
    • 2011-03-17
    • US12561708
    • 2009-09-17
    • Steven R. Soss , Andreas Knorr
    • Steven R. Soss , Andreas Knorr
    • H01L29/78 , H01L21/28
    • H01L29/4966 , H01L21/28114 , H01L21/76834 , H01L21/76895 , H01L21/76897 , H01L29/517 , H01L29/66545 , H01L29/6656 , Y10S438/926
    • Semiconductor devices with replacement gate electrodes and integrated self aligned contacts are formed with enhanced gate dielectric layers and improved electrical isolation properties between the gate line and a contact. Embodiments include forming a removable gate electrode on a substrate, forming a self aligned contact stop layer over the removable gate electrode and the substrate, removing a portion of the self aligned contact stop layer over the removable gate electrode and the electrode itself leaving an opening, forming a replacement gate electrode of metal, in the opening, transforming an upper portion of the metal into a dielectric layer, and forming a self aligned contact. Embodiments include forming the contact stop layer of a dielectric material, e.g., a hafnium oxide, an aluminum oxide, or a silicon carbide and transforming the upper portion of the metal into a dielectric layer by oxidation, fluorination, or nitridation. Embodiments also include forming a hardmask layer over the removable gate electrode to protect the electrode during silicidation in source/drain regions of the semiconductor device.
    • 具有替换栅电极和集成自对准触点的半导体器件由栅极电介质层和栅极线与触点之间的电隔离特性提高而形成。 实施例包括在衬底上形成可移除的栅电极，在可移除的栅电极和衬底之上形成自对准的接触止动层，在可移除的栅极电极和电极本身上移除一部分自对准接触停止层，留下开口， 在开口中形成金属的替代栅电极，将金属的上部转化成电介质层，并形成自对准的接触。 实施例包括形成电介质材料例如氧化铪，氧化铝或碳化硅的接触停止层，并通过氧化，氟化或氮化将金属的上部转化成电介质层。 实施例还包括在可移除的栅极电极上形成硬掩模层，以在半导体器件的源极/漏极区域中的硅化期间保护电极。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号