专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US5854944A Method and apparatus for determining wait states on a per cycle basis in a data processing system 失效
标题翻译：用于在数据处理系统中基于每个周期确定等待状态的方法和装置
公开(公告)号：US5854944A
公开(公告)日：1998-12-29
申请号：US645014
申请日：1996-05-09
申请人： Michael I. Catherwood , Norrie R. Robertson , Gordon W. McKinnon
发明人： Michael I. Catherwood , Norrie R. Robertson , Gordon W. McKinnon
IPC分类号： G06F13/42 , G06F13/00
CPC分类号： G06F13/4217
摘要： Method and apparatus in a data processing system (10) for determining wait states on a per cycle basis. The present invention provides a wait state value (39) to a data processing system (10) indicating the number of wait states for each bus cycle. In one embodiment, a wait state pulse (81) is provided by data processing system (10), during which the wait state value (39) is provided to data processing system (10) by way of data bus (82). In response to the wait state value (39), data processing system (10) inserts a number of wait states corresponding to the wait state value (39) during the present bus cycle. In one embodiment of the present invention, a chip select signal (73) is combined with a portion of the address (83) to further partition the address range of the chip select signal (73).
摘要翻译：一种数据处理系统（10）中用于基于每个周期确定等待状态的方法和装置。本发明向数据处理系统（10）提供指示每个总线周期的等待状态数量的等待状态值（39）。在一个实施例中，等待状态脉冲（81）由数据处理系统（10）提供，其间通过数据总线（82）将等待状态值（39）提供给数据处理系统（10）。响应于等待状态值（39），数据处理系统（10）在当前总线周期期间插入与等待状态值（39）对应的多个等待状态。在本发明的一个实施例中，芯片选择信号（73）与地址（83）的一部分组合以进一步分割片选信号（73）的地址范围。

2. 发明授权

US5954813A Data processor with transparent operation during a background mode and method therefor 失效
标题翻译：数据处理器在背景模式下具有透明的操作及其方法
公开(公告)号：US5954813A
公开(公告)日：1999-09-21
申请号：US789170
申请日：1997-01-24
申请人： Shari L. Mann , David J. A. Pena , Charles F. Studor , Gordon W. McKinnon
发明人： Shari L. Mann , David J. A. Pena , Charles F. Studor , Gordon W. McKinnon
IPC分类号： G06F11/22 , G06F11/36 , G06F15/76
CPC分类号： G06F11/3656
摘要： A data processor such as an integrated circuit microcontroller (10) includes a central processing unit (12), a system integration module (14), and on-chip peripherals (16, 24, 28, 30) commonly connected by an information bus (32). The microcontroller (10) supports transparent background mode operation by not only preserving the state of the central processing unit (12), but also the states of on-chip peripherals (16, 24, 28, 30). For example, a serial peripheral interface (16) has a status register (86) with some status bits which are cleared in normal mode by reading the status register (86). In background mode, reading the status register (86) does not cause the status bits to be cleared. The system integration module (14) has a control bit, known as the break clear flag enable (BCFE) bit, which selectively allows the states of the on-chip peripherals (16, 24, 28, 30) to be altered when the microcontroller is in background mode.
摘要翻译：诸如集成电路微控制器（10）的数据处理器包括中央处理单元（12），系统集成模块（14）和通过信息总线（14,24,28,30）共同连接的片上外设（16,24,28,30） 32）。微控制器（10）通过不仅保留中央处理单元（12）的状态，还支持片上外设（16,24,28,30）的状态来支持透明背景模式操作。例如，串行外设接口（16）具有状态寄存器（86），其状态位通过读取状态寄存器（86）而在正常模式下被清除。在后台模式下，读取状态寄存器（86）不会导致状态位被清除。系统集成模块（14）具有称为中断清除标志使能（BCFE）位的控制位，其选择性地允许片上外设（16,24,28,30）的状态在微控制器处于背景模式。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式