专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08685627B2 Method for manufacturing a semiconductor device 失效
标题翻译：半导体器件的制造方法
公开(公告)号：US08685627B2
公开(公告)日：2014-04-01
申请号：US12266459
申请日：2008-11-06
申请人： Ki Lyoung Lee , Cheol Kyu Bok , Keum Do Ban , Jung Gun Heo
发明人： Ki Lyoung Lee , Cheol Kyu Bok , Keum Do Ban , Jung Gun Heo
IPC分类号： H01L21/02
CPC分类号： H01L21/308 , H01L21/0337
摘要： A method for manufacturing a semiconductor device includes forming an etch-target layer over a semiconductor substrate having a lower structure, forming a first mask pattern over the etch-target layer, forming a spacer material layer with a uniform thickness over the etch-target layer including the first mask pattern, forming a second mask pattern on an indented region of the space material layer, and etching the etch-target layer with the first mask pattern and the second mask pattern as an etch mask to form a fine pattern.
摘要翻译：一种用于制造半导体器件的方法包括在具有较低结构的半导体衬底上形成蚀刻目标层，在蚀刻靶层上形成第一掩模图案，在蚀刻靶层上形成均匀厚度的间隔物材料层包括第一掩模图案，在空间材料层的凹陷区域上形成第二掩模图案，并且用第一掩模图案和第二掩模图案蚀刻蚀刻目标层作为蚀刻掩模以形成精细图案。

2. 发明授权

US08304174B2 Method for fabricating semiconductor device 有权
标题翻译：制造半导体器件的方法
公开(公告)号：US08304174B2
公开(公告)日：2012-11-06
申请号：US12164071
申请日：2008-06-29
申请人： Ki Lyoung Lee , Cheol Kyu Bok
发明人： Ki Lyoung Lee , Cheol Kyu Bok
IPC分类号： G03F7/20
CPC分类号： H01L21/0337 , H01L21/28273 , H01L27/11521 , H01L27/11524
摘要： A method for fabricating a semiconductor device includes forming a first mask pattern over an etch target layer, forming a second mask pattern over the etch target layer, forming spacers at sidewalls of the first mask pattern and the second mask pattern, and etching the etch target layer with an etching mask where the second mask pattern is removed. The method improves a profile of a pad pattern and critical dimension uniformity.
摘要翻译：一种用于制造半导体器件的方法包括在蚀刻目标层上形成第一掩模图案，在蚀刻目标层上形成第二掩模图案，在第一掩模图案和第二掩模图案的侧壁处形成间隔物，并蚀刻蚀刻靶层，其中除去第二掩模图案的蚀刻掩模。该方法改善了焊盘图案的轮廓和临界尺寸均匀性。

3. 发明授权

US07989145B2 Method for forming fine pattern of semiconductor device 失效
标题翻译：用于形成半导体器件精细图案的方法
公开(公告)号：US07989145B2
公开(公告)日：2011-08-02
申请号：US11964693
申请日：2007-12-26
申请人： Ki Lyoung Lee , Cheol Kyu Bok
发明人： Ki Lyoung Lee , Cheol Kyu Bok
IPC分类号： G03F7/26
CPC分类号： H01L21/0276 , G03F7/091 , H01L21/0273 , H01L21/0338 , H01L21/31144
摘要： A method for forming a fine pattern of a semiconductor device comprises forming a spin-on-carbon layer over an underlying layer, forming an anti-reflection pattern including a silicon containing polymer with a first etching mask pattern, forming a photoresist pattern including a silicon containing polymer with a second etching mask pattern between elements of the first etching mask pattern, and etching the spin-on-carbon layer with the etching mask patterns to reduce the process steps and the manufacturing cost, thereby obtaining a uniform pattern profile.
摘要翻译：用于形成半导体器件的精细图案的方法包括在下层上形成自旋碳层，用第一蚀刻掩模图形成包含含硅聚合物的抗反射图案，形成包括硅的光致抗蚀剂图案在第一蚀刻掩模图案的元件之间具有第二蚀刻掩模图案，并用蚀刻掩模图案蚀刻自旋碳层，以减少工艺步骤和制造成本，从而获得均匀的图案轮廓。

4. 发明申请

US20090170035A1 METHOD FOR FABRICATING SEMICONDUCTOR DEVICE 有权
标题翻译：制造半导体器件的方法
公开(公告)号：US20090170035A1
公开(公告)日：2009-07-02
申请号：US12164071
申请日：2008-06-29
申请人： Ki Lyoung LEE , Cheol Kyu Bok
发明人： Ki Lyoung LEE , Cheol Kyu Bok
IPC分类号： H01L21/302 , H01L21/02 , H01L21/20
CPC分类号： H01L21/0337 , H01L21/28273 , H01L27/11521 , H01L27/11524
摘要： A method for fabricating a semiconductor device includes forming a first mask pattern over an etch target layer, forming a second mask pattern over the etch target layer, forming spacers at sidewalls of the first mask pattern and the second mask pattern, and etching the etch target layer with an etching mask where the second mask pattern is removed. The method improves a profile of a pad pattern and critical dimension uniformity.
摘要翻译：一种用于制造半导体器件的方法包括在蚀刻目标层上形成第一掩模图案，在蚀刻目标层上形成第二掩模图案，在第一掩模图案和第二掩模图案的侧壁处形成间隔物，并蚀刻蚀刻靶层，其中除去第二掩模图案的蚀刻掩模。该方法改善了焊盘图案的轮廓和临界尺寸均匀性。

5. 发明申请

US20100248153A1 METHOD FOR FORMING PATTERN OF SEMICONDUCTOR DEVICE 有权
标题翻译：形成半导体器件图案的方法
公开(公告)号：US20100248153A1
公开(公告)日：2010-09-30
申请号：US12473242
申请日：2009-05-27
申请人： Ki Lyoung Lee , Cheol Kyu Bok , Keun Do Ban
发明人： Ki Lyoung Lee , Cheol Kyu Bok , Keun Do Ban
IPC分类号： G03F7/20
CPC分类号： H01L21/0337 , H01L21/0338 , H01L21/32139
摘要： A method for forming a pattern of a semiconductor device is provided. Specifically, in a method for manufacturing a NAND flash memory device using a spacer patterning process, a dummy pattern, which is not used in an actual device operation, is additionally formed in a peripheral circuit region when a photoresist pattern for forming a string pattern is formed in a cell region. As a result, the edge photoresist pattern is prevented from being bent, and a critical dimension difference between the center region and the edge region of the photoresist pattern lo is not generated, thereby improving a margin of DOF to obtain a reliable semiconductor device.
摘要翻译：提供了形成半导体器件的图案的方法。具体地，在使用间隔物图案化工艺的NAND闪速存储器件的制造方法中，当用于形成线图案的光致抗蚀剂图案是（...）形状时，在外围电路区域中另外形成不用于实际器件操作的虚拟图案形成在细胞区域中。结果，防止边缘光致抗蚀剂图案弯曲，并且不产生光致抗蚀剂图案lo的中心区域和边缘区域之间的临界尺寸差异，从而提高DOF的余量以获得可靠的半导体器件。

6. 发明申请

US20110256723A1 METHOD FOR FORMING SEMICONDUCTOR DEVICE 审中-公开
标题翻译：形成半导体器件的方法
公开(公告)号：US20110256723A1
公开(公告)日：2011-10-20
申请号：US12981414
申请日：2010-12-29
申请人： Ki Lyoung LEE , Cheol Kyu Bok , Jung Hyung Lee
发明人： Ki Lyoung LEE , Cheol Kyu Bok , Jung Hyung Lee
IPC分类号： H01L21/302
CPC分类号： H01L21/31144 , H01L21/0337 , H01L27/105 , H01L27/115 , H01L27/11519 , H01L27/11529
摘要： A method for forming a semiconductor device is disclosed. A method for forming a semiconductor device includes forming a first sacrificial hard mask layer over a semiconductor substrate including an etch layer, forming a first spacer over the first sacrificial hard mask layer, forming a first sacrificial hard mask pattern by etching the first sacrificial hard mask layer using the first spacer as an etch mask, forming a second spacer at both sidewalls of the first sacrificial hard mask pattern, partially isolating the second spacer, and forming a pad pattern over the second spacer. As a result, a line-and-space pattern such as a control gate of the NAND flash memory and a pad portion coupled to a drain contact in an X-decoder of a peripheral circuit region can be easily implemented.
摘要翻译：公开了一种用于形成半导体器件的方法。一种形成半导体器件的方法包括在包括蚀刻层的半导体衬底上形成第一牺牲硬掩模层，在第一牺牲硬掩模层上形成第一间隔物，通过蚀刻第一牺牲硬掩模形成第一牺牲硬掩模图案层，使用第一间隔物作为蚀刻掩模，在第一牺牲硬掩模图案的两个侧壁处形成第二间隔物，部分地隔离第二间隔物，以及在第二间隔物上形成焊盘图案。结果，可以容易地实现诸如NAND快闪存储器的控制栅极和耦合到外围电路区域的X解码器中的漏极触点的焊盘部分的线间距图案。

7. 发明申请

US20080305642A1 METHOD FOR FORMING FINE PATTERN OF SEMICONDUCTOR DEVICE 有权
标题翻译：形成半导体器件精细图案的方法
公开(公告)号：US20080305642A1
公开(公告)日：2008-12-11
申请号：US11948224
申请日：2007-11-30
申请人： Ki Lyoung Lee , Cheol Kyu Bok , Keun Do Ban
发明人： Ki Lyoung Lee , Cheol Kyu Bok , Keun Do Ban
IPC分类号： H01L21/311
CPC分类号： H01L21/0337 , H01L21/02115 , H01L21/02134 , H01L21/02137 , H01L21/0214 , H01L21/02164 , H01L21/0217 , H01L21/022 , H01L21/0332 , H01L21/0338 , H01L21/3143 , H01L21/3146 , H01L21/31608 , H01L21/3185 , H01L21/32139
摘要： A method for forming a fine pattern of a semiconductor device comprises forming a deposition pattern including first, second, and third mask patterns over a semiconductor substrate having an underlying layer, side-etching the second mask pattern with the third mask pattern as an etching barrier mask, removing the third mask pattern, forming a spin-on-carbon layer that exposes the upper portion of the second mask pattern, performing an etching process to expose the underlying layer with the spin-on-carbon layer as an etching barrier mask, and removing the spin-on-carbon layer.
摘要翻译：一种用于形成半导体器件的精细图案的方法包括在具有下层的半导体衬底上形成包括第一，第二和第三掩模图案的沉积图案，用第三掩模图案侧蚀刻第二掩模图案作为蚀刻阻挡层掩模，去除第三掩模图案，形成曝光第二掩模图案的上部的自旋碳层，执行蚀刻工艺以使作为蚀刻阻挡掩模的自旋 - 碳层曝光下层，并去除碳 - 碳层。

8. 发明授权

US08202683B2 Method for forming pattern of semiconductor device 有权
标题翻译：半导体器件形成方法
公开(公告)号：US08202683B2
公开(公告)日：2012-06-19
申请号：US12473242
申请日：2009-05-27
申请人： Ki Lyoung Lee , Cheol Kyu Bok , Keun Do Ban
发明人： Ki Lyoung Lee , Cheol Kyu Bok , Keun Do Ban
IPC分类号： G03F7/26
CPC分类号： H01L21/0337 , H01L21/0338 , H01L21/32139
摘要： A method for forming a pattern of a semiconductor device is provided. Specifically, in a method for manufacturing a NAND flash memory device using a spacer patterning process, a dummy pattern, which is not used in an actual device operation, is additionally formed in a peripheral circuit region when a photoresist pattern for forming a string pattern is formed in a cell region. As a result, the edge photoresist pattern is prevented from being bent, and a critical dimension difference between the center region and the edge region of the photoresist pattern is not generated, thereby improving a margin of DOF to obtain a reliable semiconductor device.
摘要翻译：提供了形成半导体器件的图案的方法。具体地，在使用间隔物图案化工艺的NAND闪速存储器件的制造方法中，当用于形成线图案的光致抗蚀剂图案是（...）形状时，在外围电路区域中另外形成不用于实际器件操作的虚拟图案形成在细胞区域中。结果，防止边缘光致抗蚀剂图案弯曲，并且不产生光致抗蚀剂图案的中心区域和边缘区域之间的临界尺寸差异，从而提高DOF的余量以获得可靠的半导体器件。

9. 发明授权

US07576009B2 Method for forming fine pattern of semiconductor device 有权
标题翻译：用于形成半导体器件精细图案的方法
公开(公告)号：US07576009B2
公开(公告)日：2009-08-18
申请号：US11948224
申请日：2007-11-30
申请人： Ki Lyoung Lee , Cheol Kyu Bok , Keun Do Ban
发明人： Ki Lyoung Lee , Cheol Kyu Bok , Keun Do Ban
IPC分类号： H01L21/027
CPC分类号： H01L21/0337 , H01L21/02115 , H01L21/02134 , H01L21/02137 , H01L21/0214 , H01L21/02164 , H01L21/0217 , H01L21/022 , H01L21/0332 , H01L21/0338 , H01L21/3143 , H01L21/3146 , H01L21/31608 , H01L21/3185 , H01L21/32139
摘要： A method for forming a fine pattern of a semiconductor device comprises forming a deposition pattern including first, second, and third mask patterns over a semiconductor substrate having an underlying layer, side-etching the second mask pattern with the third mask pattern as an etching barrier mask, removing the third mask pattern, forming a spin-on-carbon layer that exposes the upper portion of the second mask pattern, performing an etching process to expose the underlying layer with the spin-on-carbon layer as an etching barrier mask, and removing the spin-on-carbon layer.
摘要翻译：一种用于形成半导体器件的精细图案的方法包括在具有下层的半导体衬底上形成包括第一，第二和第三掩模图案的沉积图案，用第三掩模图案侧蚀刻第二掩模图案作为蚀刻阻挡层掩模，去除第三掩模图案，形成曝光第二掩模图案的上部的自旋碳层，执行蚀刻工艺以使作为蚀刻阻挡掩模的自旋 - 碳层曝光下层，并去除碳 - 碳层。

10. 发明申请

US20090004604A1 METHOD FOR FORMING FINE PATTERN OF SEMICONDUCTOR DEVICE 失效
标题翻译：形成半导体器件精细图案的方法
公开(公告)号：US20090004604A1
公开(公告)日：2009-01-01
申请号：US11964693
申请日：2007-12-26
申请人： Ki Lyoung LEE , Cheol Kyu Bok
发明人： Ki Lyoung LEE , Cheol Kyu Bok
IPC分类号： G03F7/26
CPC分类号： H01L21/0276 , G03F7/091 , H01L21/0273 , H01L21/0338 , H01L21/31144
摘要： A method for forming a fine pattern of a semiconductor device comprises forming a spin-on-carbon layer over an underlying layer, forming an anti-reflection pattern including a silicon containing polymer with a first etching mask pattern, forming a photoresist pattern including a silicon containing polymer with a second etching mask pattern between elements of the first etching mask pattern, and etching the spin-on-carbon layer with the etching mask patterns to reduce the process steps and the manufacturing cost, thereby obtaining a uniform pattern profile.
摘要翻译：用于形成半导体器件的精细图案的方法包括在下层上形成自旋碳层，用第一蚀刻掩模图形成包含含硅聚合物的抗反射图案，形成包括硅的光致抗蚀剂图案在第一蚀刻掩模图案的元件之间具有第二蚀刻掩模图案，并用蚀刻掩模图案蚀刻自旋碳层，以减少工艺步骤和制造成本，从而获得均匀的图案轮廓。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式