专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US06418489B1 Direct memory access controller and method therefor 有权
标题翻译：直接内存访问控制器及其方法
公开(公告)号：US06418489B1
公开(公告)日：2002-07-09
申请号：US09488368
申请日：2000-01-18
申请人： Kristen L. Mason , Gary R. Morrison , Jeffrey M. Polega , Donald L. Tietjen , Frank C. Galloway , Charles Edward Nuckolls , Jennifer L. McKeown , Robert Bradford Cohen
发明人： Kristen L. Mason , Gary R. Morrison , Jeffrey M. Polega , Donald L. Tietjen , Frank C. Galloway , Charles Edward Nuckolls , Jennifer L. McKeown , Robert Bradford Cohen
IPC分类号： G06F1328
CPC分类号： G06F13/28
摘要： Direct memory access controller (DMA) (2) adapted to directly execute C language style FOR tasks, where the FOR task includes a movement of a data element from a first location to a second location in memory, and the movement is controlled by a master DMA engine (MDE) (6). A master DMA engine (MDE) (6) includes a top level state machine (52) to coordinate a context save state machine (54), a parse state machine (56), and a running state machine (58). An loop control descriptor (LCD) queue (74) and a data routing descriptor (DRD) cache store information. The LCD queue allows pipelining of descriptor parsing, while the DRD cache avoids refetching of DRDs on reentry of loops.
摘要翻译：直接存储器访问控制器（DMA）（2），其适于直接执行C语言风格的FOR任务，其中，所述FOR任务包括数据元素从存储器中的第一位置移动到第二位置，并且移动由主控制器 DMA引擎（MDE）（6）。主DMA引擎（MDE）（6）包括协调上下文保存状态机（54）的顶级状态机（52），解析状态机（56）和运行状态机（58）。循环控制描述符（LCD）队列（74）和数据路由描述符（DRD）缓存存储信息。 LCD队列允许流水线描述符解析，而DRD缓存避免在循环重入时重新引导DRD。

2. 发明授权

US06675235B1 Method for an execution unit interface protocol and apparatus therefor 有权
标题翻译：一种执行单元接口协议及其装置的方法
公开(公告)号：US06675235B1
公开(公告)日：2004-01-06
申请号：US09488363
申请日：2000-01-18
申请人： Frank C. Galloway , Kristen L. Mason , Gary R. Morrison , Charles Edward Nuckolls , Jennifer L. McKeown
发明人： Frank C. Galloway , Kristen L. Mason , Gary R. Morrison , Charles Edward Nuckolls , Jennifer L. McKeown
IPC分类号： G06F1314
CPC分类号： G06F13/28
摘要： An execution unit (2) interface protocol allowing flow-through of data, where a function is specified once and the execution unit performs the function for multiple sets of input data. Function execution is pipelined through the execution unit, where an input unit (6) stores information, while a function logic unit (4) processes data and an output unit (8) holds results to be output. The execution unit (2) allows for data rate distortion, in applications such as data compression, where the amount of data received is different from the amount of data generated as output.
摘要翻译：执行单元（2）允许数据流通的接口协议，其中指定一次功能，并且执行单元执行多组输入数据的功能。在功能逻辑单元（4）处理数据的同时，输入单元（6）存储信息的执行单元进行功能执行，输出单元（8）保存要输出的结果。执行单元（2）在诸如数据压缩的应用中允许数据速率失真，其中所接收的数据量不同于作为输出生成的数据量。

3. 发明授权

US06581086B1 Multiply and accumulate unit (MAC) and method therefor 失效
标题翻译：乘以积累单位（MAC）及其方法
公开(公告)号：US06581086B1
公开(公告)日：2003-06-17
申请号：US09488366
申请日：2000-01-18
申请人： Gary R. Morrison , Charles Edward Nuckolls
发明人： Gary R. Morrison , Charles Edward Nuckolls
IPC分类号： G06F738
CPC分类号： G06F13/28
摘要： A multiply and accumulate (MAC) unit (52) having a multiplier (54) and an adder (56) for providing a calculated result of a MAC operation, an accumulator (58) for storing the calculated result, and a scaler unit (60) for selecting a subset of the calculated result stored in the accumulator. The scaler unit receives information defining the subset as a predetermined number of contiguous bits and defining the location of the bits with respect to a radix point. In response to a detected error in the selection of the subset, the scaler unit selects a second subset, where the second subset also has a predetermined number of contiguous bits having a different location with respect to the radix point:
摘要翻译：具有用于提供计算的MAC操作结果的乘法器（54）和加法器（56）的乘法和累加（MAC）单元（52），用于存储计算结果的累加器（58）和缩放器单元），用于选择存储在累加器中的计算结果的子集。缩放器单元接收定义该子集的信息作为预定数量的连续位，并定义相对于小数点的位的位置。响应于子集选择中的检测到的错误，缩放器单元选择第二子集，其中第二子集还具有相对于小数点具有不同位置的预定数量的连续比特：

4. 发明授权

US06542940B1 Method and apparatus for controlling task execution in a direct memory access controller 有权
标题翻译：用于控制直接存储器存取控制器中任务执行的方法和装置
公开(公告)号：US06542940B1
公开(公告)日：2003-04-01
申请号：US09488367
申请日：2000-01-18
申请人： Gary R. Morrison , Peter J. Myers , Charles Edward Nuckolls
发明人： Gary R. Morrison , Peter J. Myers , Charles Edward Nuckolls
IPC分类号： G06F1328
CPC分类号： G06F13/28
摘要： Method for maintaining an execution interval for a task requestor to a DMA. A timer is provided with two counters, one (34) to maintain the execution interval and the second (32) to track the execution time of a task in the DMA. Each task has a predetermined execution time allowance. A task acknowledge (TACK) signal enables the tracking. A task request signal (TREQ) is generated during each execution interval until the execution time allowance is completed. The length of the second counter is less than the first counter. In one embodiment, if the first counter expires before the execution time allowance is completed, a task error signal (TERR) is illustrated.
摘要翻译：用于将任务请求者的执行间隔维持到DMA的方法。一个定时器配有两个计数器，一个（34）保持执行间隔，第二个（32）跟踪DMA中任务的执行时间。每个任务具有预定的执行时间余量。任务确认（TACK）信号使能跟踪。在每个执行间隔期间生成任务请求信号（TREQ），直到执行时间容限完成。第二个计数器的长度小于第一个计数器。在一个实施例中，如果第一计数器在执行时间容许完成之前到期，则示出了任务错误信号（TERR）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式