会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 3. 发明申请
      US20110237039A1 Methods of Forming P-Channel Field Effect Transistors Having SiGe Source/Drain Regions 有权
    • Methods of Forming P-Channel Field Effect Transistors Having SiGe Source/Drain Regions
    • 形成具有SiGe源极/漏极区域的P沟道场效应晶体管的方法
    • US20110237039A1
    • 2011-09-29
    • US12729486
    • 2010-03-23
    • Jong-Ho Yang , Hyung-rae Lee , Jin-Ping Han , Chung Woh Lai , Henry K. Utomo , Thomas W. Dyer
    • Jong-Ho Yang , Hyung-rae Lee , Jin-Ping Han , Chung Woh Lai , Henry K. Utomo , Thomas W. Dyer
    • H01L21/336
    • H01L21/823807 , H01L21/823814 , H01L29/7848
    • Methods of forming p-channel MOSFETs use halo-implant steps that are performed relatively early in the fabrication process. These methods include forming a gate electrode having first sidewall spacers thereon, on a semiconductor substrate, and then forming a sacrificial sidewall spacer layer on the gate electrode. A mask layer is then patterned on the gate electrode. The sacrificial sidewall spacer layer is selectively etched to define sacrificial sidewall spacers on the first sidewall spacers, using the patterned mask layer as an etching mask. A PFET halo-implant of dopants is then performed into portions of the semiconductor substrate that extend adjacent the gate electrode, using the sacrificial sidewall spacers as an implant mask. Following this implant step, source and drain region trenches are etched into the semiconductor substrate, on opposite sides of the gate electrode. These source and drain region trenches are then filled by epitaxially growing SiGe source and drain regions therein.
    • 形成p沟道MOSFET的方法使用在制造过程中相对较早执行的光晕注入步骤。 这些方法包括在半导体衬底上形成其上具有第一侧壁间隔物的栅电极，然后在栅电极上形成牺牲侧壁间隔层。 然后在栅极电极上形成掩模层。 选择性地蚀刻牺牲侧壁间隔层，以使用图案化掩模层作为蚀刻掩模在第一侧壁间隔物上限定牺牲侧壁间隔物。 然后使用牺牲侧壁间隔件作为植入物掩模，将掺杂剂的PFET晕注入物执行到邻近栅电极延伸的部分半导体衬底。 在该注入步骤之后，源极和漏极区沟槽在栅电极的相对侧被蚀刻到半导体衬底中。 然后通过在其中外延生长SiGe源极和漏极区域来填充这些源极和漏极区沟槽。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US08198194B2 Methods of forming p-channel field effect transistors having SiGe source/drain regions 有权
    • Methods of forming p-channel field effect transistors having SiGe source/drain regions
    • 形成具有SiGe源极/漏极区域的p沟道场效应晶体管的方法
    • US08198194B2
    • 2012-06-12
    • US12729486
    • 2010-03-23
    • Jong Ho Yang , Hyung-rae Lee , Jin-Ping Han , Chung Woh Lai , Henry K. Utomo , Thomas W. Dyer
    • Jong Ho Yang , Hyung-rae Lee , Jin-Ping Han , Chung Woh Lai , Henry K. Utomo , Thomas W. Dyer
    • H01L21/311
    • H01L21/823807 , H01L21/823814 , H01L29/7848
    • Methods of forming p-channel MOSFETs use halo-implant steps that are performed relatively early in the fabrication process. These methods include forming a gate electrode having first sidewall spacers thereon, on a semiconductor substrate, and then forming a sacrificial sidewall spacer layer on the gate electrode. A mask layer then patterned on the gate electrode. The sacrificial sidewall spacer layer is selectively etched to define sacrificial sidewall spacers on the first sidewall spacers, using the patterned mask layer as an etching mask. A PFET halo-implant of dopants is then performed into portions of the semiconductor substrate that extend adjacent the gate electrode, using the sacrificial sidewall spacers as an implant mask. Following this implant step, source and drain region trenches are etched into the semiconductor substrate, on opposite sides of the gate electrode. These source and drain region trenches are then filled by epitaxially growing SiGe source and drain regions therein.
    • 形成p沟道MOSFET的方法使用在制造过程中相对较早执行的光晕注入步骤。 这些方法包括在半导体衬底上形成其上具有第一侧壁间隔物的栅电极，然后在栅电极上形成牺牲侧壁间隔层。 然后在栅电极上图案化掩模层。 选择性地蚀刻牺牲侧壁间隔层，以使用图案化掩模层作为蚀刻掩模在第一侧壁间隔物上限定牺牲侧壁间隔物。 然后使用牺牲侧壁间隔件作为植入物掩模，将掺杂剂的PFET晕注入物执行到邻近栅电极延伸的部分半导体衬底。 在该注入步骤之后，源极和漏极区沟槽在栅电极的相对侧被蚀刻到半导体衬底中。 然后通过在其中外延生长SiGe源极和漏极区域来填充这些源极和漏极区沟槽。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 9. 发明申请
      US20100197093A1 STRESS OPTIMIZATION IN DUAL EMBEDDED EPITAXIALLY GROWN SEMICONDUCTOR PROCESSING 有权
    • STRESS OPTIMIZATION IN DUAL EMBEDDED EPITAXIALLY GROWN SEMICONDUCTOR PROCESSING
    • 双嵌入式外延半导体加工中的应力优化
    • US20100197093A1
    • 2010-08-05
    • US12366356
    • 2009-02-05
    • Jong Ho Yang , Jin-Ping Han , Chung Woh Lai , Henry Utomo
    • Jong Ho Yang , Jin-Ping Han , Chung Woh Lai , Henry Utomo
    • H01L21/8238
    • H01L21/823807 , H01L21/26513 , H01L21/2658 , H01L21/26586 , H01L21/823814 , H01L29/165 , H01L29/66545 , H01L29/66636 , H01L29/7843 , H01L29/7848
    • A method of manufacturing dual embedded epitaxially grown semiconductor transistors is provided, the method including depositing a first elongated oxide spacer over first and second transistors of different types, depositing a first elongated nitride spacer on the first oxide spacer, depositing a first photoresist block on the nitride spacer above the first transistor, etching the first nitride spacer above the second transistor, implanting a first halo around the second transistor, etching a first recess in an outer portion of the first halo, stripping the first photoresist above the first transistor, forming a first epitaxially grown semiconductor material in the first recess, implanting a first extension in a top portion of the first material, depositing an elongated blocking oxide over the first and second transistors and first extension, depositing a second photoresist block on the blocking oxide above the second transistor and first extension, etching the blocking oxide and first nitride spacer above the first transistor, implanting a second halo around the first transistor, etching a second recess in an outer portion of the second halo, stripping the second photoresist above the second transistor, forming a second epitaxially grown semiconductor material in the second recess, implanting a second extension in a top portion of the second material, etching the blocking oxide above the second transistor, etching nitride caps from the first and second transistors, depositing a second elongated oxide spacer on the first and second transistors, depositing a second elongated nitride spacer on the second oxide spacer, etching the second nitride spacer to leave nitride sidewalls around gates of the first and second transistors, and implanting deep sources and drains in the first and second transistors.
    • 提供了一种制造双嵌入式外延生长半导体晶体管的方法，所述方法包括在不同类型的第一和第二晶体管上沉积第一细长氧化物间隔物，在第一氧化物间隔物上沉积第一细长氮化物间隔物， 在所述第一晶体管上方蚀刻所述第一氮化物间隔物，在所述第二晶体管的上方蚀刻所述第一氮化物间隔区，在所述第二晶体管周围注入第一卤素，蚀刻所述第一卤素的外部部分中的第一凹陷， 在所述第一凹槽中的第一外延生长的半导体材料，在所述第一材料的顶部中注入第一延伸部，在所述第一和第二晶体管上沉积细长的阻塞氧化物，并且在所述第一和第二晶体管上沉积第一光致抗蚀剂阻挡层， 晶体管和第一延伸，首先蚀刻阻挡氧化物 在所述第一晶体管上方注入氮化物间隔物，在所述第一晶体管的周围注入第二卤素，蚀刻所述第二卤素的外部部分中的第二凹槽，在所述第二晶体管上剥离所述第二光致抗蚀剂，在所述第二凹槽中形成第二外延生长的半导体材料， 在第二材料的顶部注入第二延伸部分，蚀刻第二晶体管上方的阻挡氧化物，蚀刻来自第一和第二晶体管的氮化物盖，在第一和第二晶体管上沉积第二细长氧化物间隔物，沉积第二细长氮化物 隔离第二氧化物间隔物，蚀刻第二氮化物间隔物以在第一和第二晶体管的栅极周围留下氮化物侧壁，以及在第一和第二晶体管中注入深源和漏极。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号