会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US07516385B2 Test semiconductor device in full frequency with half frequency tester 有权
    • Test semiconductor device in full frequency with half frequency tester
    • 半频测试仪全速测试半导体器件
    • US07516385B2
    • 2009-04-07
    • US11414612
    • 2006-04-28
    • Chih-Chiang Tseng , Hsin-Ley Suzanne Chen , Jae-Hyeong Kim
    • Chih-Chiang Tseng , Hsin-Ley Suzanne Chen , Jae-Hyeong Kim
    • G01R31/28
    • G01R31/31727 , G01R31/31922
    • An integrated circuit comprises a double frequency clock generator and a double input generator to test semiconductor devices at frill frequency using a half frequency tester. A clock generator circuit and a test data generator circuit provides differential clock and test data signals at a normal (1× mode) and high-speed rate (2× mode) to a device under test. In 1× mode, clock generator and test data generator circuits pass through the differential clock signals and test data values provided by a testing device unchanged. In 2× mode, the clock generator circuit receives the differential clock signal as clock signals clk and clkb and outputs clock signals clk_int and clkb_int that are inverted signals and twice the frequency of clk and clkb. The test data generator circuit clocks test data values into registers according to clk_int and clkb_int to generate an increased number of test data values per clock signal clk.
    • 集成电路包括双频时钟发生器和双输入发生器，以使用半频测试仪来测试半频率器件的边缘频率。 时钟发生器电路和测试数据发生器电路以正常（1x模式）和高速率（2x模式）向待测器件提供差分时钟和测试数据信号。 在1x模式下，时钟发生器和测试数据发生器电路通过差分时钟信号和测试设备提供的测试数据值不变。 在2x模式下，时钟发生器电路接收作为时钟信号clk和clkb的差分时钟信号，并输出作为反相信号的时钟信号clk_int和clkb_int，是clk和clkb的两倍频率。 测试数据发生器电路根据clk_int和clkb_int将测试数据值转换为寄存器，以产生每个时钟信号clk增加的测试数据值。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 3. 发明申请
      US20070266286A1 Test semiconductor device in full frequency with half frequency tester 有权
    • Test semiconductor device in full frequency with half frequency tester
    • 半频测试仪全速测试半导体器件
    • US20070266286A1
    • 2007-11-15
    • US11414612
    • 2006-04-28
    • Chih-Chiang Tseng , Hsin-Ley Chen , Jae-Hyeong Kim
    • Chih-Chiang Tseng , Hsin-Ley Chen , Jae-Hyeong Kim
    • G01R31/28
    • G01R31/31727 , G01R31/31922
    • An integrated circuit includes a double frequency clock generator and a double input generator to test semiconductor devices at full frequency using a half frequency tester. A clock generator circuit and a test data generator circuit provides differential clock signals and test data signals at a normal rate (1× mode) and a high speed rate (2× mode) to a device under test. In the 1× mode, the clock generator circuit and the test data generator circuit pass through the differential clock signals and test data values provided by a testing device unchanged. In the 2× mode, the clock generator circuit receives the differential clock signal as a clock signal clk and a clock signal clkb 90 degrees out of phase, and outputs a clock signal clk_int and a clock signal clkb_int that are inverted signals of each other and that are twice the frequency of the clock signal clk and the clock signal clkb. In the 2× mode, the test data generator circuit receives the test data values from the testing device and clocks the test data values into registers according to the clock signal clk_int and the clock signal clkb_int in order to generate an increased number of test data values per the clock signal clk.
    • 集成电路包括双频时钟发生器和双输入发生器，以使用半频测试仪在全频率下测试半导体器件。 时钟发生器电路和测试数据发生器电路以正常速率（1x模式）和高速率（2x模式）向待测器件提供差分时钟信号和测试数据信号。 在1x模式下，时钟发生器电路和测试数据发生器电路通过差分时钟信号和测试设备提供的测试数据值不变。 在2x模式下，时钟发生器电路将差分时钟信号作为时钟信号clk和相位90度的时钟信号clk接收，并且输出作为彼此反相信号的时钟信号clk_int和时钟信号clkb_int，时钟信号clk_int和时钟信号clkb_int是彼此的反相信号， 是时钟信号clk和时钟信号clkb的两倍频率。 在2x模式下，测试数据发生器电路从测试装置接收测试数据值，并根据时钟信号clk_int和时钟信号clkb_int将测试数据值计时到寄存器中，以产生每个测试数据值增加的数量 时钟信号clk。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US08810559B2 Pixel structure and display system utilizing the same 有权
    • Pixel structure and display system utilizing the same
    • 像素结构和显示系统利用它
    • US08810559B2
    • 2014-08-19
    • US13477674
    • 2012-05-22
    • Du-Zen Peng , Tse-Yuan Chen , Chih-Chiang Tseng , Shou-Cheng Wang , Tsung-Yi Su
    • Du-Zen Peng , Tse-Yuan Chen , Chih-Chiang Tseng , Shou-Cheng Wang , Tsung-Yi Su
    • G09G3/32
    • G09G3/325 , G09G2300/0819
    • A pixel structure including a first switching transistor, a setting unit, a capacitor, a driving transistor, a second switching transistor and a luminous element is disclosed. The capacitor is coupled between a first and a second node. The first switching transistor transmits a data signal to the first node according to a scan signal. The driving transistor includes a threshold voltage and a gate coupled to the second node. The second switching transistor includes a gate receiving an emitting signal. The luminous element is coupled to the driving transistor and the second switching transistor in series between a first operation voltage and a second operation voltage. The setting unit controls the voltage levels of the first and the second nodes to compensate the threshold voltage of the driving transistor.
    • 公开了包括第一开关晶体管，设定单元，电容器，驱动晶体管，第二开关晶体管和发光元件的像素结构。 电容器耦合在第一和第二节点之间。 第一开关晶体管根据扫描信号将数据信号发送到第一节点。 驱动晶体管包括阈值电压和耦合到第二节点的栅极。 第二开关晶体管包括接收发射信号的栅极。 发光元件在第一操作电压和第二操作电压之间串联连接到驱动晶体管和第二开关晶体管。 设置单元控制第一和第二节点的电压电平以补偿驱动晶体管的阈值电压。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号