会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 3. 发明申请
      US20130086544A1 CONSIDERATION OF LOCAL ROUTING AND PIN ACCESS DURING VLSI GLOBAL ROUTING 失效
    • CONSIDERATION OF LOCAL ROUTING AND PIN ACCESS DURING VLSI GLOBAL ROUTING
    • 在VLSI全球路由期间考虑本地路由和接入
    • US20130086544A1
    • 2013-04-04
    • US13252067
    • 2011-10-03
    • Charles J. Alpert , Zhuo Li , Chin Ngai Sze , Yaoguang Wei
    • Charles J. Alpert , Zhuo Li , Chin Ngai Sze , Yaoguang Wei
    • G06F17/50
    • G06F17/5077
    • Global routing and congestion evaluation is enhanced by including consideration of local routing and pin access. Pin information is computed for each global edge based on adjacent tiles, and the wiring track capacity for an edge is reduced based on the pin information. After global routing, the wiring track capacities are increased by previous reduction amounts for detailed routing. The pin information can include pin count for an associated tile, the Steiner tree length for the pins, or relative locations of the pins. Wiring track capacities are preferably reduced by creating blockages in tracks of a particular metal layer of the circuit design used for logic gates of the pins. The blockage tracks can be spread evenly across the wiring tracks of a given edge.
    • 通过考虑本地路由和引脚访问来增强全局路由和拥塞评估。 针对每个全局边缘基于相邻瓦片计算引脚信息，并且基于引脚信息减少边缘的布线轨迹容量。 在全局路由之后，为了详细路由，线路轨道容量会增加先前的减少量。 引脚信息可以包括相关瓦片的引脚数，引脚的Steiner树长度或引脚的相对位置。 优选地通过在用于针的逻辑门的电路设计的特定金属层的轨道中产生阻塞来减少接线轨迹容量。 阻塞轨道可以均匀地分布在给定边缘的接线轨道上。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US08418113B1 Consideration of local routing and pin access during VLSI global routing 失效
    • Consideration of local routing and pin access during VLSI global routing
    • 在VLSI全局路由期间考虑本地路由和引脚接入
    • US08418113B1
    • 2013-04-09
    • US13252067
    • 2011-10-03
    • Charles J. Alpert , Zhuo Li , Chin Ngai Sze , Yaoguang Wei
    • Charles J. Alpert , Zhuo Li , Chin Ngai Sze , Yaoguang Wei
    • G06F17/50
    • G06F17/5077
    • Global routing and congestion evaluation is enhanced by including consideration of local routing and pin access. Pin information is computed for each global edge based on adjacent tiles, and the wiring track capacity for an edge is reduced based on the pin information. After global routing, the wiring track capacities are increased by previous reduction amounts for detailed routing. The pin information can include pin count for an associated tile, the Steiner tree length for the pins, or relative locations of the pins. Wiring track capacities are preferably reduced by creating blockages in tracks of a particular metal layer of the circuit design used for logic gates of the pins. The blockage tracks can be spread evenly across the wiring tracks of a given edge.
    • 通过考虑本地路由和引脚访问来增强全局路由和拥塞评估。 针对每个全局边缘基于相邻瓦片计算引脚信息，并且基于引脚信息减少边缘的布线轨迹容量。 在全局路由之后，为了详细路由，线路轨道容量会增加先前的减少量。 引脚信息可以包括相关瓦片的引脚数，引脚的Steiner树长度或引脚的相对位置。 优选地通过在用于针的逻辑门的电路设计的特定金属层的轨道中产生阻塞来减少接线轨迹容量。 阻塞轨道可以均匀地分布在给定边缘的接线轨道上。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 5. 发明申请
      US20120124539A1 Clock Optimization with Local Clock Buffer Control Optimization 有权
    • Clock Optimization with Local Clock Buffer Control Optimization
    • 时钟优化与本地时钟缓冲区控制优化
    • US20120124539A1
    • 2012-05-17
    • US12947445
    • 2010-11-16
    • Charles J. Alpert , Zhuo Li , Gi-Joon Nam , David A. Papa , Chin Ngai Sze , Natarajan Viswanathan
    • Charles J. Alpert , Zhuo Li , Gi-Joon Nam , David A. Papa , Chin Ngai Sze , Natarajan Viswanathan
    • G06F17/50
    • G06F17/505 , G06F2217/62
    • A physical synthesis tool for dock optimization with local clock buffer control optimization is provided. The physical synthesis flow consists of delaying the exposure of clock routes until after the clock optimization placement stage. The physical synthesis tool clones first local clock buffers. Then, the physical synthesis tool runs timing analysis on the whole design to compute the impact of this necessarily disruptive step. After cloning local clock buffers, the physical synthesis tool adds an extra optimization step to target the control signals that drive the local clock buffers. This optimization step may includes latch cloning, timing-driven placement, buffer insertion, and repowering. The flow alleviates high-fanout nets and produces significantly better timing going into clock optimization placement. After placement, the physical synthesis tool fixes latches and local clock buffers in place, inserts clock routes, and repowers local clock buffers.
    • 提供了一种用于通过本地时钟缓冲器控制优化进行码头优化的物理综合工具。 物理合成流程包括延迟时钟路由的曝光，直到时钟优化放置阶段为止。 物理综合工具克隆了第一个本地时钟缓冲区。 然后，物理综合工具对整个设计运行时序分析，以计算这一必然破坏性步骤的影响。 在克隆本地时钟缓冲器之后，物理综合工具增加了一个额外的优化步骤来对驱动本地时钟缓冲器的控制信号进行目标。 该优化步骤可以包括锁存克隆，定时驱动放置，缓冲器插入和重新供电。 该流程减轻了高扇出网络，并显着提高了进入时钟优化布局的时间。 放置后，物理综合工具将锁存器和本地时钟缓冲器固定到位，插入时钟路由并释放本地时钟缓冲区。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 6. 发明授权
      US08667441B2 Clock optimization with local clock buffer control optimization 有权
    • Clock optimization with local clock buffer control optimization
    • 时钟优化与本地时钟缓冲控制优化
    • US08667441B2
    • 2014-03-04
    • US12947445
    • 2010-11-16
    • Charles J. Alpert , Zhuo Li , Gi-Joon Nam , David A. Papa , Chin Ngai Sze , Natarajan Viswanathan
    • Charles J. Alpert , Zhuo Li , Gi-Joon Nam , David A. Papa , Chin Ngai Sze , Natarajan Viswanathan
    • G06F17/50 , G06F9/455
    • G06F17/505 , G06F2217/62
    • A physical synthesis tool for dock optimization with local clock buffer control optimization is provided. The physical synthesis flow consists of delaying the exposure of clock routes until after the clock optimization placement stage. The physical synthesis tool clones first local clock buffers. Then, the physical synthesis tool runs timing analysis on the whole design to compute the impact of this necessarily disruptive step. After cloning local clock buffers, the physical synthesis tool adds an extra optimization step to target the control signals that drive the local clock buffers. This optimization step may includes latch cloning, timing-driven placement, buffer insertion, and repowering. The flow alleviates high-fanout nets and produces significantly better timing going into clock optimization placement. After placement, the physical synthesis tool fixes latches and local clock buffers in place, inserts clock routes, and repowers local clock buffers.
    • 提供了一种用于通过本地时钟缓冲器控制优化进行码头优化的物理综合工具。 物理合成流程包括延迟时钟路由的曝光，直到时钟优化放置阶段为止。 物理综合工具克隆了第一个本地时钟缓冲区。 然后，物理综合工具对整个设计运行时序分析，以计算这一必然破坏性步骤的影响。 在克隆本地时钟缓冲器之后，物理综合工具增加了一个额外的优化步骤来对驱动本地时钟缓冲器的控制信号进行目标。 该优化步骤可以包括锁存克隆，定时驱动放置，缓冲器插入和重新供电。 该流程减轻了高扇出网络，并显着提高了进入时钟优化布局的时间。 放置后，物理综合工具将锁存器和本地时钟缓冲器固定到位，插入时钟路由并释放本地时钟缓冲区。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US07761832B2 Method for incremental, timing-driven, physical-synthesis optimization under a linear delay model 有权
    • Method for incremental, timing-driven, physical-synthesis optimization under a linear delay model
    • 线性延迟模型下增量，时序驱动，物理综合优化的方法
    • US07761832B2
    • 2010-07-20
    • US11941418
    • 2007-11-16
    • Charles J. Alpert , Zhuo Li , Tao Luo , David A. Papa , Chin Ngai Sze
    • Charles J. Alpert , Zhuo Li , Tao Luo , David A. Papa , Chin Ngai Sze
    • G06F17/50
    • G06F17/505
    • A method, data processing system and computer program product for optimizing the placement of logic gates of a subcircuit in a physical synthesis flow. A Pyramids utility identifies and selects movable gate(s) for timing-driven optimization. A delay pyramid and a required arrival time (RAT) surface are generated for each net in the selected subcircuit. A slack pyramid for each net is generated from the difference between the RAT surface and delay pyramid of each net. The slack pyramids are grown and tested using test points to generate a worst-case slack region based on a plurality of slack pyramids in the selected subcircuit. The worst-case slack region is mapped on a placement region and a set of coordinates representing the optimal locations of the movable element(s) in the placement region are determined and outputted.
    • 一种用于优化物理合成流中子电路的逻辑门的布置的方法，数据处理系统和计算机程序产品。 金字塔实用程序识别并选择可移动门以进行时序优化。 为所选择的子电路中的每个网络生成延迟金字塔和所需的到达时间（RAT）表面。 从每个网络的RAT表面和延迟金字塔之间的差异产生每个网络的松散金字塔。 使用测试点生长和测试松散的金字塔，以基于所选择的子电路中的多个松散金字塔产生最差情况的松弛区域。 最坏情况的松弛区域映射在放置区域上，并且确定并输出表示放置区域中的可移动元件的最佳位置的坐标系。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 10. 发明授权
      US08015532B2 Optimal timing-driven cloning under linear delay model 有权
    • Optimal timing-driven cloning under linear delay model
    • 线性延迟模型下最优时序驱动克隆
    • US08015532B2
    • 2011-09-06
    • US11938824
    • 2007-11-13
    • Charles J. Alpert , Zhuo Li , David A. Papa , Chin Ngai Sze
    • Charles J. Alpert , Zhuo Li , David A. Papa , Chin Ngai Sze
    • G06F17/50
    • G06F17/5031
    • A timing-driven cloning method iteratively partitions sinks of the net into different sets of clusters and for each set computes a figure of merit for a cloned gate location which optimizes timing based on linear delay, that is, a delay proportional to the distance between the cloned gate location and the sinks. The set having the highest figure of merit is selected as the best solution. The original gate may also be moved to a timing-optimized location. The sinks are advantageously partitioned using boundaries of Voronoi polygons defined by a diamond region surrounding the original gate, or vice versa. The figure of merit may be for example worst slack, a sum of slacks at the sinks in the second cluster, or a linear combination of worst slack and sum of the slacks.
    • 定时驱动的克隆方法将网络的宿迭代地分成不同的群集，并且对于每个集合来计算克隆的门位置的品质因数，其优化基于线性延迟的定时，即，与 克隆门位置和汇。 选择具有最高品质因数的集合作为最佳解决方案。 原始门也可以移动到定时优化的位置。 有利地使用由围绕原始门的金刚石区域定义的Voronoi多边形的边界来划分水槽，反之亦然。 品质因数可以是例如最差的松弛度，第二组中的汇的松弛度的总和，或者最差的松弛和松弛的总和的线性组合。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号