专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07711525B2 Efficient approaches for bounded model checking 失效
标题翻译：有限模型检查的有效方法
公开(公告)号：US07711525B2
公开(公告)日：2010-05-04
申请号：US10157486
申请日：2002-05-30
申请人： Malay Ganai , Lintao Zhang , Aarti Gupta , Zijiang Yang , Pranav Ashar
发明人： Malay Ganai , Lintao Zhang , Aarti Gupta , Zijiang Yang , Pranav Ashar
IPC分类号： G06F17/10
CPC分类号： G06F17/504
摘要： A method for bounded model checking of arbitrary Linear Time Logic temporal properties. The method comprises translating properties associated with temporal operators F(p), G(p), U(p, q) and X(p) into property checking schemas comprising Boolean satisfiability checks, wherein F represents an eventuality operator, G represents a globally operator, U represents an until operator and X represents a next-time operator. The overall property is checked in a customized manner by repeated invocations of the property checking schemas for F(p), G(p), U(p, q), X(p) operators and standard handling of atomic propositions and Boolean operators.
摘要翻译：一种用于任意线性时间逻辑时间属性的有界模型检查的方法。该方法包括将与时间运算符F（p），G（p），U（p，q）和X（p）相关联的属性转换成包括布尔可满足性检查的属性检查模式，其中F表示可能性运算符，G表示全局运算符，U表示直到运算符，X表示下一运算符。通过重复调用F（p），G（p），U（p，q），X（p）运算符的属性检查模式以及原子命题和布尔运算符的标准处理来检查整体属性。

2. 发明授权

US08131532B2 Software verification using range analysis 有权
标题翻译：使用范围分析进行软件验证
公开(公告)号：US08131532B2
公开(公告)日：2012-03-06
申请号：US11422068
申请日：2006-06-03
申请人： Srihari Cadambi , Aleksandr Zaks , Franjo Ivancic , Ilya Shlyakhter , Zijiang Yang , Malay Ganai , Aarti Gupta , Pranav Ashar
发明人： Srihari Cadambi , Aleksandr Zaks , Franjo Ivancic , Ilya Shlyakhter , Zijiang Yang , Malay Ganai , Aarti Gupta , Pranav Ashar
IPC分类号： G06F9/45 , G06F9/44 , G06F9/455
CPC分类号： G06F11/3608
摘要： A system and method is disclosed for formal verification of software programs that advantageously bounds the ranges of values that a variable in the software can take during runtime.
摘要翻译：公开了用于软件程序的形式验证的系统和方法，其有利地限制了在运行时期间软件中变量可以采用的值的范围。

3. 发明授权

US07203917B2 Efficient distributed SAT and SAT-based distributed bounded model checking 有权
标题翻译：高效分布式SAT和基于SAT的分布式有界模型检查
公开(公告)号：US07203917B2
公开(公告)日：2007-04-10
申请号：US10795384
申请日：2004-03-09
申请人： Malay Ganai , Aarti Gupta , Zijiang Yang , Pranav Ashar
发明人： Malay Ganai , Aarti Gupta , Zijiang Yang , Pranav Ashar
IPC分类号： G06F17/50
CPC分类号： G06F17/504
摘要： There is provided a method of solving a SAT problem comprising partitioning SAT-formula clauses in the SAT problem into a plurality of partitions. Each of said plurality of partitions is solved as a separate process each, thereby constituting a plurality of processes where each of said process communicates only with a subset of the plurality of processes.
摘要翻译：提供了一种解决SAT问题的方法，包括将SAT问题中的SAT公式子句分成多个分区。所述多个分区中的每一个分别被解决为单独的处理，从而构成多个处理，其中每个所述进程仅与多个进程的子集进行通信。

4. 发明授权

US07742907B2 Iterative abstraction using SAT-based BMC with proof analysis 失效
标题翻译：使用基于SAT的BMC进行迭代抽象与证明分析
公开(公告)号：US07742907B2
公开(公告)日：2010-06-22
申请号：US10762499
申请日：2004-01-23
申请人： Aarti Gupta , Malay Ganai , Zijiang Yang , Pranav Ashar
发明人： Aarti Gupta , Malay Ganai , Zijiang Yang , Pranav Ashar
IPC分类号： G06F17/50 , G06F9/45
CPC分类号： G06F17/504
摘要： A method of obtaining a resolution-based proof of unsatisfiability using a SAT procedure for a hybrid Boolean constraint problem comprising representing constraints as a combination of clauses and interconnected gates. The proof is obtained as a combination of clauses, circuit gates and gate connectivity constraints sufficient for unsatisfiability.
摘要翻译：使用针对混合布尔约束问题的SAT过程获得基于分辨率的不满足证明的方法，包括将约束表示为子句和互连门的组合。证明是作为条件，电路门和门连接约束的组合获得的，足以满足不满足性。

5. 发明申请

US20050166167A1 System and method for modeling, abstraction, and analysis of software 有权
标题翻译：用于软件建模，抽象和分析的系统和方法
公开(公告)号：US20050166167A1
公开(公告)日：2005-07-28
申请号：US11040409
申请日：2005-01-21
申请人： Franjo Ivancic , Pranav Ashar , Malay Ganai , Aarti Gupta , Zijiang Yang
发明人： Franjo Ivancic , Pranav Ashar , Malay Ganai , Aarti Gupta , Zijiang Yang
IPC分类号： G06F17/50
CPC分类号： G06F17/504 , G06F11/3608
摘要： A system and method is disclosed for formal verification of software programs that advantageously translates the software, which can have bounded recursion, into a Boolean representation comprised of basic blocks and which applies SAT-based model checking to the Boolean representation.
摘要翻译：公开了一种软件程序的形式验证的系统和方法，其有利地将可以具有有界递归的软件翻译成由基本块组成的布尔表示，并将基于SAT的模型检查应用于布尔表示。

6. 发明授权

US07346486B2 System and method for modeling, abstraction, and analysis of software 有权
标题翻译：用于软件建模，抽象和分析的系统和方法
公开(公告)号：US07346486B2
公开(公告)日：2008-03-18
申请号：US11040409
申请日：2005-01-21
申请人： Franjo Ivancic , Pranav N. Ashar , Malay Ganai , Aarti Gupta , Zijiang Yang
发明人： Franjo Ivancic , Pranav N. Ashar , Malay Ganai , Aarti Gupta , Zijiang Yang
IPC分类号： G06F9/45 , G06F7/60 , G06F9/44 , G06F11/00
CPC分类号： G06F17/504 , G06F11/3608
摘要： A system and method is disclosed for formal verification of software programs that advantageously translates the software, which can have bounded recursion, into a Boolean representation comprised of basic blocks and which applies SAT-based model checking to the Boolean representation.
摘要翻译：公开了一种软件程序的形式验证的系统和方法，其有利地将可以具有有界递归的软件翻译成由基本块组成的布尔表示，并将基于SAT的模型检查应用于布尔表示。

7. 发明授权

US06728665B1 SAT-based image computation with application in reachability analysis 有权
标题翻译：基于SAT的图像计算应用于可达性分析
公开(公告)号：US06728665B1
公开(公告)日：2004-04-27
申请号：US09693979
申请日：2000-10-23
申请人： Aarti Gupta , Zijiang Yang , Pranav Ashar
发明人： Aarti Gupta , Zijiang Yang , Pranav Ashar
IPC分类号： G06F710
CPC分类号： G06F17/504
摘要： A method of performing image or pre-image computation for a system is disclosed. The method comprises representing the system by a finite state model; representing state sets using Binary Decision Diagrams (BDDs); performing a satisfiabilty checking (SAT) based backtrack search algorithm, wherein, the SAT decomposes the search over an entire solution space into multiple sub-problems, and wherein a BDD-based image computation is used to solve each sub-problem by enumerating multiple solutions from the solution space. Further, a method for pruning a search space in a SAT procedure is disclosed. The method comprises using BDD Bounding against an implicit disjunction or conjunction of a given set of BDDs; continuing search if a partial assignment of variables satisfies the implicit disjunction or conjunction, and backtracking if a partial assignment of variables does not satisfy the implicit disjunction or conjunction.
摘要翻译：公开了一种用于系统执行图像或预图像计算的方法。该方法包括通过有限状态模型表示系统; 使用二进制决策图（BDD）表示状态集; 执行基于可靠性检查（SAT）的回溯搜索算法，其中，SAT将整个解空间的搜索分解成多个子问题，并且其中使用基于BDD的图像计算来通过枚举多个解决方案来解决每个子问题从解决方案空间。此外，公开了一种在SAT过程中修剪搜索空间的方法。该方法包括使用BDD边界抵抗一组给定的BDD的隐式分离或连接; 如果变量的部分分配满足隐式分离或连接，并且如果变量的部分分配不满足隐式分离或连接，则继续搜索。

8. 发明授权

US06651234B2 Partition-based decision heuristics for SAT and image computation using SAT and BDDs 有权
公开(公告)号：US06651234B2
公开(公告)日：2003-11-18
申请号：US09985124
申请日：2001-11-01
申请人： Aarti Gupta , Zijiang Yang , Pranav Ashar , Sharad Malik
发明人： Aarti Gupta , Zijiang Yang , Pranav Ashar , Sharad Malik
IPC分类号： G06F1750
CPC分类号： G06F17/504
摘要： A method for Boolean Satisfiability (SAT). The method comprises using a variable decision heuristic in a SAT algorithm and pruning the search space of SAT using said decision heuristic. The decision heuristic is based on partitioning a conjunctive normal form (CNF) of a Boolean formula corresponding to the SAT and the partitioning is induced by a separator set. An image computaion method that uses the disclosed method for solving the SAT.

9. 发明授权

US06496961B2 Dynamic detection and removal of inactive clauses in SAT with application in image computation 有权
标题翻译：动态检测和删除SAT中的非活动子句，并应用于图像计算
公开(公告)号：US06496961B2
公开(公告)日：2002-12-17
申请号：US09880871
申请日：2001-06-15
申请人： Aarti Gupta , Zijiang Yang , Anubhav Gupta , Pranav Ashar
发明人： Aarti Gupta , Zijiang Yang , Anubhav Gupta , Pranav Ashar
IPC分类号： G06F1750
CPC分类号： G01R31/318357 , G01R31/318371 , G06F17/504
摘要： This disclosure teaches a method of Boolean satisfiability checking (SAT) for a circuit. The method comprises identifying inactive clauses in the conjunctive normal form (CNF) of the circuit and removing the inactive clauses from the CNF.
摘要翻译：本公开教导了一种用于电路的布尔可满足性检查（SAT）的方法。该方法包括识别电路的连接正常形式（CNF）中的非活动子句，并从CNF中去除非活动子句。

10. 发明授权

US07693690B2 Disjunctive image computation for sequential systems 有权
标题翻译：顺序系统的分离图像计算
公开(公告)号：US07693690B2
公开(公告)日：2010-04-06
申请号：US11367665
申请日：2006-03-03
申请人： Chao Wang , Aarti Gupta , Zijiang Yang , Franjo Ivancic
发明人： Chao Wang , Aarti Gupta , Zijiang Yang , Franjo Ivancic
IPC分类号： G06F17/50 , G06F13/00
CPC分类号： G06F11/3608 , G06F17/504
摘要： A symbolic disjunctive image computation method for software models which exploits a number of characteristics unique to software models. More particularly, and according to our inventive method, the entire software model is decomposed into a disjunctive set of submodules and a separate set of transition relations are constructed. An image/reachability analysis is performed wherein an original image computation is divided into a set of image computation steps that may be performed on individual submodules, independently from any others. Advantageously, our inventive method exploits variable locality during the decomposition of the original model into the submodules. By formulating this decomposition as a multi-way hypergraph partition problem, we advantageously produce a small set of submodules while simultaneously minimizing the number of live variable in each individual submodule. Our inventive method produces a set of disjunctive transition relations directly from the software model, without producing a conjunctive transition relation—as is necessary in the prior art. In addition, our inventive method exploits the exclusive use of live variables in addition to novel search strategies which provide still further benefit to our method.
摘要翻译：用于软件模型的符号分离图像计算方法，其利用软件模型独特的许多特征。更具体地，根据本发明的方法，整个软件模型被分解成一个分离的子模块集合，并构建了一组单独的过渡关系。执行图像/可达性分析，其中原始图像计算被划分为可以独立于任何其他方式对各个子模块执行的一组图像计算步骤。有利地，本发明的方法在原始模型分解成子模块期间利用可变局部性。通过将此分解形式作为多路超图分区问题，我们有利地产生一小组子模块，同时最小化每个子模块中的实时变量数量。我们的创造性方法直接从软件模型产生一组分离过渡关系，而不产生结合过渡关系 - 这在现有技术中是必需的。此外，除了新颖的搜索策略之外，我们的创造性方法还利用了实时变量的独家使用，这为我们的方法提供了更多的益处。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式