会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 4. 发明授权
      US5956566A Method and test site to monitor alignment shift and buried contact trench formation 有权
    • Method and test site to monitor alignment shift and buried contact trench formation
    • 方法和测试场地，用于监测对准位移和掩埋接触沟形成
    • US5956566A
    • 1999-09-21
    • US213454
    • 1998-12-17
    • Jyh-Feng Lin , Hon-Hung Lui , Yi-Te Chen
    • Jyh-Feng Lin , Hon-Hung Lui , Yi-Te Chen
    • H01L23/544 , G01R27/14 , G01R31/26
    • H01L22/34 , H01L2924/0002
    • A method and test site for monitoring the extent of buried contact trench formation in MOS FET integrated circuit wafers is described. A number of doped silicon parallel first test electrodes are formed in test site regions of a wafer and connected in series. The test site regions are located in the spaces between chip regions of the wafer. A layer of gate oxide is then deposited over the wafer. Test openings over the first test electrodes and buried contact openings are etched in the gate oxide layer at the same time. The test openings have the same size and shape as the buried contact openings. After polysilicon and metal silicide is deposited a photoresist mask is formed to etch the buried contact electrodes, the gate electrodes, and second test electrodes which are located directly above the test openings. Any misalignment in the photoresist mask will cause trenches to be formed in the first test electrodes as well as the formation of buried contact trenches. These trenches in the first test electrodes will cause an increase the resistance of the first test electrodes which is related to the extent of the buried contact trenches. The first test electrodes can be oriented to measure the extent of buried contact trench formation regardless of orientation.
    • 描述了用于监测MOS FET集成电路晶片中的埋入接触沟槽形成程度的方法和测试部位。 多个掺杂的硅平行的第一测试电极形成在晶片的测试位置区域并串联连接。 测试位置区域位于晶片的芯片区域之间的空间中。 然后在晶片上沉积一层栅极氧化物。 在第一测试电极和埋入的接触开口上的测试开口同时在栅极氧化物层中被蚀刻。 测试开口具有与埋入的接触开口相同的尺寸和形状。 在沉积多晶硅和金属硅化物之后，形成光致抗蚀剂掩模以蚀刻位于测试开口正上方的掩埋接触电极，栅电极和第二测试电极。 光致抗蚀剂掩模中的任何未对准将导致在第一测试电极中形成沟槽以及形成埋入的接触沟槽。 第一测试电极中的这些沟槽将引起第一测试电极的电阻增加，其与埋入的接触沟槽的程度相关。 第一测试电极可以被定向以测量埋入接触沟槽形成的程度，而不管取向如何。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US6153517A Low resistance poly landing pad 有权
    • Low resistance poly landing pad
    • 低阻多层落地垫
    • US6153517A
    • 2000-11-28
    • US266880
    • 1999-03-12
    • Kun-Jung Chuang , Shou-Yi Hsu , Yi-Te Chen , Hon-Hung Lui
    • Kun-Jung Chuang , Shou-Yi Hsu , Yi-Te Chen , Hon-Hung Lui
    • H01L21/768 , H01L23/485 , H01L21/44
    • H01L21/76855 , H01L21/76843 , H01L21/76849 , H01L21/76889 , H01L23/485 , H01L2924/0002
    • A method is disclosed for forming a low resistance poly landing pad which is achieved by shunting the polysilicon of a landing pad with metallic conductors. A window is opened through a first dielectric layer to expose a conducting region over a semiconductor substrate. A metallic layer, deposited overall, is followed by an overall deposition of a polysilicon layer, with the layers being sufficient to fill the window completely. Metal and polysilicon outside the window is removed by chemical/mechanical polishing which also provides global planarization. Salicidation provides a silicide cover over the exposed surface of polysilicon, which was formed by the polishing. A second dielectric is deposited and an opening is formed to the landing pad. Electrical contact is made between metallization on the second dielectric layer and the salicide of the landing pad either, directly by simultaneous deposition of the metallization on the dielectric and the landing pad, or, by first forming a plug in the opening and then depositing the metallization.
    • 公开了一种用于形成低电阻多接地焊盘的方法，其通过用金属导体分流着陆焊盘的多晶硅来实现。 通过第一电介质层打开窗口以暴露半导体衬底上的导电区域。 整个沉积的金属层之后是多晶硅层的总体沉积，其中层足以完全填充窗口。 通过化学/机械抛光除去窗户外的金属和多晶硅，还提供全局平面化。 Salicidation在多晶硅的暴露表面上提供硅化物覆盖层，其通过抛光形成。 沉积第二电介质并且对着陆焊盘形成开口。 在第二电介质层上的金属化和着陆焊盘的自对准硅化物之间进行电接触，直接通过金属化同时沉积在电介质和着陆焊盘上，或者首先在开口中形成插塞，然后沉积金属化 。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US5869370A Ultra thin tunneling oxide using buffer CVD to improve edge thinning 失效
    • Ultra thin tunneling oxide using buffer CVD to improve edge thinning
    • 使用缓冲CVD氧化物的新型超薄隧穿氧化物，以改善边缘变薄效应
    • US5869370A
    • 1999-02-09
    • US998631
    • 1997-12-29
    • Kun-Jung Chuang , Hon-Hung Lui , Yi-Te Chen
    • Kun-Jung Chuang , Hon-Hung Lui , Yi-Te Chen
    • H01L21/28 , H01L21/336 , H01L29/51 , H01L21/8247 , H01L21/31 , H01L21/469
    • H01L21/28194 , H01L29/513 , H01L29/66825
    • A new method of forming a tunneling oxide film having a uniform thickness in the fabrication of a Flash EEPROM memory cell is described. A first oxide layer is provided on the surface of a semiconductor substrate wherein a portion of the first oxide layer is removed to expose the semiconductor substrate wherein the exposed portion of the semiconductor substrate comprises a tunneling window. A second oxide layer is deposited within the tunneling window. Thereafter, a thermal oxide layer is grown underlying the first oxide layer and the second oxide layer within the tunneling area wherein the presence of the second oxide layer provides for a uniform thermal oxide thickness throughout the tunneling window and wherein the second oxide layer and the thermal oxide layer together within the tunneling window form the tunneling oxide film in the fabrication of a memory cell.
    • 描述了在制造闪存EEPROM存储单元中形成具有均匀厚度的隧道氧化物膜的新方法。 第一氧化物层设置在半导体衬底的表面上，其中去除第一氧化物层的一部分以露出半导体衬底，其中半导体衬底的暴露部分包括隧道窗。 第二氧化物层沉积在隧道窗内。 此后，在隧道区域内的第一氧化物层和第二氧化物层下方生长热氧化物层，其中第二氧化物层的存在在整个隧道窗口中提供均匀的热氧化物厚度，并且其中第二氧化物层和热 一起在隧道窗内的氧化物层在制造存储器单元中形成隧穿氧化膜。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号