专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20140065811A1 REPLACEMENT METAL GATE SEMICONDUCTOR DEVICE FORMATION USING LOW RESISTIVITY METALS 有权
标题翻译：使用低电阻金属替代金属栅极半导体器件形成
公开(公告)号：US20140065811A1
公开(公告)日：2014-03-06
申请号：US13603726
申请日：2012-09-05
申请人： Chang Seo Park , Vimal K. Kamineni
发明人： Chang Seo Park , Vimal K. Kamineni
IPC分类号： H01L29/40
CPC分类号： H01L29/401 , H01L29/66545 , H01L29/66795
摘要： Embodiments of the present invention relate to approaches for forming RMG FinFET semiconductor devices using a low-resistivity metal (e.g., W) as an alternate gap fill metal. Specifically, the semiconductor will typically comprise a set (e.g., one or more) of dielectric stacks formed over a substrate to create one or more trenches/channels (e.g., short/narrow and/or long/wide trenches/channels). A work function layer (e.g., TiN) will be provided over the substrate (e.g., in and around the trenches). A low-resistivity metal gate layer (e.g., W) may then be deposited (e.g., via chemical vapor deposition) and polished (e.g., via chemical-mechanical polishing). Thereafter, the gate metal layer and the work function layer may be etched after the polishing to provide a trench having the etched gate metal layer over the etched work function layer along a bottom surface thereof.
摘要翻译：本发明的实施例涉及使用低电阻率金属（例如W）作为替代间隙填充金属形成RMG FinFET半导体器件的方法。具体地，半导体通常将包括形成在衬底上以形成一个或多个沟槽（例如，短/窄和/或长/宽沟槽/沟道）的一组（例如，一个或多个）电介质叠层。工作功能层（例如，TiN）将被提供在衬底上（例如，在沟槽中和周围）。然后可以沉积低电阻金属栅极层（例如，W）（例如通过化学气相沉积）并抛光（例如，经由化学机械抛光）。此后，可以在抛光之后蚀刻栅极金属层和功函数层，以沿着其底表面在蚀刻的功函数层上方提供具有蚀刻的栅极金属层的沟槽。

2. 发明授权

US08722491B2 Replacement metal gate semiconductor device formation using low resistivity metals 有权
标题翻译：使用低电阻率金属的替代金属栅极半导体器件形成
公开(公告)号：US08722491B2
公开(公告)日：2014-05-13
申请号：US13603726
申请日：2012-09-05
申请人： Chang Seo Park , Vimal K. Kamineni
发明人： Chang Seo Park , Vimal K. Kamineni
IPC分类号： H01L21/8234 , H01L21/3205 , H01L21/4763 , H01L21/336 , H01L21/44
CPC分类号： H01L29/401 , H01L29/66545 , H01L29/66795
摘要： Embodiments of the present invention relate to approaches for forming RMG FinFET semiconductor devices using a low-resistivity metal (e.g., W) as an alternate gap fill metal. Specifically, the semiconductor will typically comprise a set (e.g., one or more) of dielectric stacks formed over a substrate to create one or more trenches/channels (e.g., short/narrow and/or long/wide trenches/channels). A work function layer (e.g., TiN) will be provided over the substrate (e.g., in and around the trenches). A low-resistivity metal gate layer (e.g., W) may then be deposited (e.g., via chemical vapor deposition) and polished (e.g., via chemical-mechanical polishing). Thereafter, the gate metal layer and the work function layer may be etched after the polishing to provide a trench having the etched gate metal layer over the etched work function layer along a bottom surface thereof.
摘要翻译：本发明的实施例涉及使用低电阻率金属（例如W）作为替代间隙填充金属形成RMG FinFET半导体器件的方法。具体地，半导体通常将包括形成在衬底上以形成一个或多个沟槽（例如，短/窄和/或长/宽沟槽/沟道）的一组（例如，一个或多个）电介质叠层。工作功能层（例如，TiN）将被提供在衬底上（例如，在沟槽中和周围）。然后可以沉积低电阻金属栅极层（例如，W）（例如通过化学气相沉积）并抛光（例如，经由化学机械抛光）。此后，可以在抛光之后蚀刻栅极金属层和功函数层，以沿着其底表面在蚀刻的功函数层上方提供具有蚀刻的栅极金属层的沟槽。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式