专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08633547B2 Structure for spanning gap in body-bias voltage routing structure 有权
标题翻译：体偏电压布线结构跨越间隙的结构
公开(公告)号：US08633547B2
公开(公告)日：2014-01-21
申请号：US12140197
申请日：2008-06-16
申请人： Robert Masleid , James B. Burr , Michael Pelham
发明人： Robert Masleid , James B. Burr , Michael Pelham
IPC分类号： H01L29/76
CPC分类号： H01L23/535 , H01L23/52 , H01L23/585 , H01L27/0218 , H01L27/092 , H01L2924/0002 , H01L2924/00
摘要： Structures for spanning gap in body-bias voltage routing structure. In an embodiment, a structure is comprised of at least one metal wire.
摘要翻译：体偏电压布线结构跨越间隙的结构。在一个实施例中，结构由至少一根金属线构成。

2. 发明授权

US07645673B1 Method for generating a deep N-well pattern for an integrated circuit design 有权
标题翻译：用于生成用于集成电路设计的深N阱图案的方法
公开(公告)号：US07645673B1
公开(公告)日：2010-01-12
申请号：US10772029
申请日：2004-02-03
申请人： Michael Pelham , James Burr
发明人： Michael Pelham , James Burr
IPC分类号： H01L21/336 , G06F17/50
CPC分类号： G06F17/5068
摘要： A method for the design and layout for a patterned deep N-well. A Tile is specified as a fundamental building block for the deep N-well pattern. The tile comprises a first element on a first layer and may comprise a second element on a second layer. A two dimensional region is covered with an array of contiguous tiles, with the elements on each layer connecting with elements of adjacent tiles to form extended shapes. The array may be converted to a collection of sub-arrays through the removal of tiles. The array or collection of sub-arrays may be merged to produce a first layer pattern and second layer pattern. Design rule checks may be applied to verify the pattern. The first layer shapes and second layer shapes may be edited. The first layer shapes and the second layer shapes may then be combined to produce a deep N-well pattern.
摘要翻译：一种用于图案化深N阱的设计和布局的方法。 Tile被指定为深N井模式的基本构建块。瓦片包括在第一层上的第一元件，并且可以包括在第二层上的第二元件。二维区域覆盖有连续瓦片阵列，每层上的元素与相邻瓦片的元素连接以形成延伸形状。阵列可以通过去除瓦片而转换为子阵列的集合。子阵列的阵列或集合可以被合并以产生第一层图案和第二层图案。可以应用设计规则检查来验证模式。可以编辑第一层形状和第二层形状。然后可以组合第一层形状和第二层形状以产生深N阱图案。

3. 发明授权

US07797655B1 Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage 有权
标题翻译：使用标准图案瓦片和自定义图案瓦片来生成具有用于布置体偏置电压的深阱结构的半导体设计布局
公开(公告)号：US07797655B1
公开(公告)日：2010-09-14
申请号：US11999279
申请日：2007-12-04
申请人： Michael Pelham
发明人： Michael Pelham
IPC分类号： G06F17/50
CPC分类号： H01L27/0207 , G06F17/5068 , H01L21/823892 , H01L2924/0002 , H01L2924/00
摘要： A semiconductor design layout having a deep well structure for routing body-bias voltage is generated using standard pattern tiles and custom pattern tiles. These tiles have a tile shape and a tile size that fit an integer number of times into a grid unit of a grid for the semiconductor design layout.
摘要翻译：使用标准图案瓦片和自定义图案瓦片生成具有用于路由体偏置电压的深阱结构的半导体设计布局。这些瓦片具有瓦片形状和瓦片尺寸，其适合于半导体设计布局的网格的网格单元的整数次。

4. 发明授权

US07305647B1 Using standard pattern tiles and custom pattern tiles to generate a semiconductor design layout having a deep well structure for routing body-bias voltage 有权
标题翻译：使用标准图案瓦片和自定义图案瓦片来生成具有用于布置体偏置电压的深阱结构的半导体设计布局
公开(公告)号：US07305647B1
公开(公告)日：2007-12-04
申请号：US11193723
申请日：2005-07-28
申请人： Michael Pelham
发明人： Michael Pelham
IPC分类号： G06F17/50 , H01L25/00 , H03K19/00
CPC分类号： H01L27/0207 , G06F17/5068 , H01L21/823892 , H01L2924/0002 , H01L2924/00
摘要： A semiconductor design layout having a deep well structure for routing body-bias voltage is generated using standard pattern tiles and custom pattern tiles. These tiles have a tile shape and a tile size that fit an integer number of times into a grid unit of a grid for the semiconductor design layout.
摘要翻译：使用标准图案瓦片和自定义图案瓦片生成具有用于路由体偏置电压的深阱结构的半导体设计布局。这些瓦片具有瓦片形状和瓦片尺寸，其适合于半导体设计布局的网格的网格单元的整数次。

5. 发明授权

US07388260B1 Structure for spanning gap in body-bias voltage routing structure 有权
标题翻译：体偏电压布线结构跨越间隙的结构
公开(公告)号：US07388260B1
公开(公告)日：2008-06-17
申请号：US10816269
申请日：2004-03-31
申请人： Robert P. Masleid , James B. Burr , Michael Pelham
发明人： Robert P. Masleid , James B. Burr , Michael Pelham
IPC分类号： H01L29/76
CPC分类号： H01L23/535 , H01L23/52 , H01L23/585 , H01L27/0218 , H01L27/092 , H01L2924/0002 , H01L2924/00
摘要： Structures for spanning gap in body-bias voltage routing structure. In an embodiment, a structure is comprised of at least one metal wire.
摘要翻译：体偏电压布线结构跨越间隙的结构。在一个实施例中，结构由至少一根金属线构成。

6. 发明授权

US08146037B2 Method for generating a deep N-well pattern for an integrated circuit design 失效
标题翻译：用于生成用于集成电路设计的深N阱图案的方法
公开(公告)号：US08146037B2
公开(公告)日：2012-03-27
申请号：US12544149
申请日：2009-08-19
申请人： Michael Pelham , James B. Burr
发明人： Michael Pelham , James B. Burr
IPC分类号： G06F17/50
CPC分类号： G06F17/5068
摘要： A method for the design and layout for a patterned deep N-well. A tile is specified as a fundamental building block for the deep N-well pattern. The tile comprises a first element on a first layer and may comprise a second element on a second layer. A two dimensional region is covered with an array of contiguous tiles, with the elements on each layer connecting with elements of adjacent tiles to form extended shapes. The array may be converted to a collection of sub-arrays through the removal of tiles. The array or collection of sub-arrays may be merged to produce a first layer pattern and second layer pattern. Design rule checks may be applied to verify the pattern. The first layer shapes and second layer shapes may be edited. The first layer shapes and the second layer shapes may then be combined to produce a deep N-well pattern.
摘要翻译：一种用于图案化深N阱的设计和布局的方法。将瓷砖指定为深N型图案的基本构建块。瓦片包括在第一层上的第一元件，并且可以包括在第二层上的第二元件。二维区域覆盖有连续瓦片阵列，每层上的元素与相邻瓦片的元素连接以形成延伸形状。阵列可以通过去除瓦片而转换为子阵列的集合。子阵列的阵列或集合可以被合并以产生第一层图案和第二层图案。可以应用设计规则检查来验证模式。可以编辑第一层形状和第二层形状。然后可以组合第一层形状和第二层形状以产生深N阱图案。

7. 发明申请

US20090313591A1 METHOD FOR GENERATING A DEEP N-WELL PATTERN FOR AN INTEGRATED CIRCUIT DESIGN 失效
标题翻译：用于生成用于集成电路设计的深层N阱图案的方法
公开(公告)号：US20090313591A1
公开(公告)日：2009-12-17
申请号：US12544149
申请日：2009-08-19
申请人： Michael Pelham , James B. Burr
发明人： Michael Pelham , James B. Burr
IPC分类号： G06F17/50
CPC分类号： G06F17/5068
摘要： A method for the design and layout for a patterned deep N-well. A tile is specified as a fundamental building block for the deep N-well pattern. The tile comprises a first element on a first layer and may comprise a second element on a second layer. A two dimensional region is covered with an array of contiguous tiles, with the elements on each layer connecting with elements of adjacent tiles to form extended shapes. The array may be converted to a collection of sub-arrays through the removal of tiles. The array or collection of sub-arrays may be merged to produce a first layer pattern and second layer pattern. Design rule checks may be applied to verify the pattern. The first layer shapes and second layer shapes may be edited. The first layer shapes and the second layer shapes may then be combined to produce a deep N-well pattern.
摘要翻译：一种用于图案化深N阱的设计和布局的方法。将瓷砖指定为深N型图案的基本构建块。瓦片包括在第一层上的第一元件，并且可以包括在第二层上的第二元件。二维区域覆盖有连续瓦片阵列，每层上的元素与相邻瓦片的元素连接以形成延伸形状。阵列可以通过去除瓦片而转换为子阵列的集合。子阵列的阵列或集合可以被合并以产生第一层图案和第二层图案。可以应用设计规则检查来验证模式。可以编辑第一层形状和第二层形状。然后可以组合第一层形状和第二层形状以产生深N阱图案。

8. 发明申请

US20080246110A1 STRUCTURE FOR SPANNING GAP IN BODY-BIAS VOLTAGE ROUTING STRUCTURE 有权
标题翻译： BODY-BIAS电压路由结构中的扫描缝隙结构
公开(公告)号：US20080246110A1
公开(公告)日：2008-10-09
申请号：US12140197
申请日：2008-06-16
申请人： Robert P. Masleid , James B. Burr , Michael Pelham
发明人： Robert P. Masleid , James B. Burr , Michael Pelham
IPC分类号： H01L23/52
CPC分类号： H01L23/535 , H01L23/52 , H01L23/585 , H01L27/0218 , H01L27/092 , H01L2924/0002 , H01L2924/00
摘要： Structures for spanning gap in body-bias voltage routing structure. In an embodiment, a structure is comprised of at least one metal wire.
摘要翻译：体偏电压布线结构跨越间隙的结构。在一个实施例中，结构由至少一根金属线构成。

9. 发明授权

US07049699B1 Low RC structures for routing body-bias voltage 失效
标题翻译：低RC结构用于路由体偏置电压
公开(公告)号：US07049699B1
公开(公告)日：2006-05-23
申请号：US10712129
申请日：2003-11-12
申请人： Robert Paul Masleid , James B. Burr , Michael Pelham
发明人： Robert Paul Masleid , James B. Burr , Michael Pelham
IPC分类号： H01L23/48 , H01L23/52 , H01L29/40
CPC分类号： H01L23/5286 , H01L27/0203 , H01L2924/0002 , H01L2924/00
摘要： Low RC structures for routing body-bias voltage are provided and described. These low RC structures are comprised of a deep well structure coupled to a metal structure.
摘要翻译：提供和描述用于布置体偏置电压的低RC结构。这些低RC结构由耦合到金属结构的深阱结构组成。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式