专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07191279B2 Schmoo runtime reduction and dynamic calibration based on a DLL lock value 有权
标题翻译：基于DLL锁定值的Schmoo运行时间减少和动态校准
公开(公告)号：US07191279B2
公开(公告)日：2007-03-13
申请号：US10737358
申请日：2003-12-16
申请人： Sathish Kumar , Kenneth Kindsfater , Lionel D'Luna , Lakshmanan Ramakrishnan , Anand Pande
发明人： Sathish Kumar , Kenneth Kindsfater , Lionel D'Luna , Lakshmanan Ramakrishnan , Anand Pande
IPC分类号： G06F12/00
CPC分类号： G11C7/1066 , G11C7/1051 , G11C7/1078 , G11C7/1093 , G11C7/22 , G11C7/222 , G11C2207/2254
摘要： Methods of setting numerically controlled delay lines using step sizes based on a delay locked loop lock value are presented herein. In one embodiment, a method may comprise, for example, one or more of the following: calculating an offset value for at least one NCDL; and interpolating a new offset value for the at least one NCDL, based on a change in a delay locked loop (DLL) output value from a previous DLL output value to a new DLL output value.
摘要翻译：本文给出了使用基于延迟锁定环锁定值的步长设置数控延迟线的方法。在一个实施例中，方法可以包括例如以下中的一个或多个：计算至少一个NCDL的偏移值; 以及基于从先前的DLL输出值到新的DLL输出值的延迟锁定环（DLL）输出值的变化来内插用于所述至少一个NCDL的新的偏移值。

2. 发明申请

US20050163228A1 System, method, apparatus for repeating last line to scalar 失效
标题翻译：用于将最后一行重复到标量的系统，方法，装置
公开(公告)号：US20050163228A1
公开(公告)日：2005-07-28
申请号：US10754322
申请日：2004-01-09
申请人： Mallinath Hatti , Lakshmanan Ramakrishnan
发明人： Mallinath Hatti , Lakshmanan Ramakrishnan
IPC分类号： H04N7/12 , H04N11/04 , H04N17/00
CPC分类号： H04N7/12 , H04N17/004
摘要： Presented herein are video decoding system(s), method(s), and apparatus for repeating a last line to a scalar or compositor or capture. A first parameter is provided to a first register indicating that a picture comprises a first number of lines, and a second parameter is provided to a second register, indicating that the picture comprises a second number of lines.
摘要翻译：这里呈现的是用于将最后一行重复到标量或合成器或捕获的视频解码系统，方法和装置。第一参数被提供给第一寄存器，指示图片包括第一行数，第二参数被提供给第二寄存器，指示图片包括第二行数。

3. 发明申请

US20050036555A1 Automatic direct memory access engine 审中-公开
标题翻译：自动直接内存访问引擎
公开(公告)号：US20050036555A1
公开(公告)日：2005-02-17
申请号：US10765813
申请日：2004-01-27
申请人： Lakshmanan Ramakrishnan
发明人： Lakshmanan Ramakrishnan
IPC分类号： H04N7/26 , H04N7/50 , H04N7/12
CPC分类号： H04N19/423 , H04N19/44 , H04N19/61
摘要： Presented herein is an automatic direct memory access engine. In one embodiment, a decoder system for decoding video data, comprises a video decoder and a direct memory access engine. The video decoder decodes portions of the video data and comprises a local buffer and an extractor. The local buffer stores the portions of the video data. The extractor transmits a signal indicating that a portion of the local buffer is available to store another portion of the video data. The direct memory access engine provides the another portion of the video data to the portion of the local buffer, responsive to receiving the signal from the extractor.
摘要翻译：这里呈现的是自动直接存储器存取引擎。在一个实施例中，用于解码视频数据的解码器系统包括视频解码器和直接存储器访问引擎。视频解码器解码视频数据的部分，并且包括本地缓冲器和提取器。本地缓冲器存储视频数据的部分。提取器发送指示本地缓冲器的一部分可用于存储视频数据的另一部分的信号。响应于接收到来自提取器的信号，直接存储器访问引擎将视频数据的另一部分提供给本地缓冲器的部分。

4. 发明申请

US20050036065A1 Line address computer for providing coefficients to a chroma filter 失效
标题翻译：线路地址计算机，用于向色度滤波器提供系数
公开(公告)号：US20050036065A1
公开(公告)日：2005-02-17
申请号：US10712638
申请日：2003-11-13
申请人： Mallinath Hatti , Lakshmanan Ramakrishnan
发明人： Mallinath Hatti , Lakshmanan Ramakrishnan
IPC分类号： H04N7/01
CPC分类号： H04N7/012
摘要： Presented herein is a line address computer for providing chroma coefficients to a chroma filter. At each horizontal synchronization pulse, the line address computer provides a set of interpolation weights to a chroma filter. The chroma filter uses the provided set of weights to interpolate pixels in chroma pixel positions in a display format from chroma pixels in another format.
摘要翻译：这里呈现的是用于向色度滤波器提供色度系数的行地址计算机。在每个水平同步脉冲中，行地址计算机向色度滤波器提供一组内插权重。色度滤波器使用所提供的权重集，以另一格式的色度像素以显示格式来内插色度像素位置中的像素。

5. 发明申请

US20050036060A1 Pixel reordering and selection logic prior to buffering 审中-公开
标题翻译：缓冲之前的像素重排序和选择逻辑
公开(公告)号：US20050036060A1
公开(公告)日：2005-02-17
申请号：US10799032
申请日：2004-03-12
申请人： Mallinath Hatti , Lakshmanan Ramakrishnan
发明人： Mallinath Hatti , Lakshmanan Ramakrishnan
IPC分类号： H04N9/64 , H04N11/20
CPC分类号： H04N9/64
摘要： Presented herein are systems and methods for pixel reordering and selection. A decoded picture is stored in a frame buffer with a particular pixel order and byte order. A input data write unit fetches portions of the decoded picture and stores portions of the picture in a double buffer with the same pixel order and byte order. An endian swizzle converts the byte ordering to a predetermined format, as needed. Reordering logic changes the pixel order to a predetermined order. Selection logic selects luma and chroma pixels from fetched pixels and provides the luma pixels to a luma pixel register, chroma Cr pixels to a chroma Cr pixel register, and chroma Cb pixels to a chroma Cb pixel register.
摘要翻译：这里呈现的是用于像素重排序和选择的系统和方法。解码图像被存储在具有特定像素顺序和字节顺序的帧缓冲器中。输入数据写入单元取出解码图像的部分，并将图像的部分存储在具有相同像素顺序和字节顺序的双缓冲器中。根据需要，字节序转换将字节顺序转换为预定格式。重新排列逻辑将像素顺序改变为预定顺序。选择逻辑从获取的像素中选择亮度和色度像素，并将亮度像素提供给亮度像素寄存器，色度Cr像素到色度Cr像素寄存器，色度Cb像素提供给色度Cb像素寄存器。

6. 发明授权

US08705614B2 Motion estimation using camera tracking movements 有权
标题翻译：使用相机跟踪运动的运动估计
公开(公告)号：US08705614B2
公开(公告)日：2014-04-22
申请号：US11135941
申请日：2005-05-24
申请人： Lakshmanan Ramakrishnan
发明人： Lakshmanan Ramakrishnan
IPC分类号： H04N11/02 , H04N11/04 , H04N7/12 , H04B1/66 , H04N7/36
CPC分类号： H04N19/00593 , H04N5/77 , H04N5/9201 , H04N19/527 , H04N19/56 , H04N19/61
摘要： Presented herein are system(s) and method(s) for motion estimation using camera movements. In one embodiment, there is presented a video camera system for providing video data. The video camera system comprises a video camera, and a circuit. The video camera captures video data. The circuit records information that indicates tracking movements of the video camera.
摘要翻译：这里呈现的是使用照相机运动的运动估计的系统和方法。在一个实施例中，提供了一种用于提供视频数据的摄像机系统。摄像机系统包括摄像机和电路。摄像机捕获视频数据。电路记录指示摄像机的跟踪运动的信息。

7. 发明申请

US20050036553A1 Line address computer for calculating the line addresses of decoded video data 失效
标题翻译：用于计算解码视频数据的行地址的行地址计算机
公开(公告)号：US20050036553A1
公开(公告)日：2005-02-17
申请号：US10703332
申请日：2003-11-07
申请人： Mallinath Hatti , Lakshmanan Ramakrishnan
发明人： Mallinath Hatti , Lakshmanan Ramakrishnan
IPC分类号： H04N7/12
CPC分类号： H04N19/423 , H04N19/44
摘要： The present invention is directed to a line address computer for calculating the starting line addresses for lines of a decoded frame. The starting addresses for a display frame are provided to the line address computer by a host processor. The line address computer determines the starting line addresses for subsequent lines by appropriately incrementing the line addresses of previous lines.
摘要翻译：本发明涉及一种用于计算解码帧行的起始行地址的行地址计算机。显示帧的起始地址由主机处理器提供给行地址计算机。行地址计算机通过适当递增前一行的行地址来确定后续行的起始行地址。

8. 发明授权

US07769198B2 System, method, apparatus for repeating last line to scalar 失效
标题翻译：用于将最后一行重复到标量的系统，方法，装置
公开(公告)号：US07769198B2
公开(公告)日：2010-08-03
申请号：US10754322
申请日：2004-01-09
申请人： Mallinath Hatti , Lakshmanan Ramakrishnan
发明人： Mallinath Hatti , Lakshmanan Ramakrishnan
IPC分类号： H04N11/04 , H04N7/12
CPC分类号： H04N7/12 , H04N17/004
摘要： Presented herein are video decoding system(s), method(s), and apparatus for repeating a last line to a scalar or compositor or capture. A first parameter is provided to a first register indicating that a picture comprises a first number of lines, and a second parameter is provided to a second register, indicating that the picture comprises a second number of lines.
摘要翻译：这里呈现的是用于将最后一行重复到标量或合成器或捕获的视频解码系统，方法和装置。第一参数被提供给第一寄存器，指示图片包括第一行数，第二参数被提供给第二寄存器，指示图片包括第二行数。

9. 发明授权

US07526024B2 Storing macroblocks for concatenated frames 有权
标题翻译：存储用于级联帧的宏块
公开(公告)号：US07526024B2
公开(公告)日：2009-04-28
申请号：US10716288
申请日：2003-11-18
申请人： Sathish Kumar , Lakshmanan Ramakrishnan , Darren Neuman
发明人： Sathish Kumar , Lakshmanan Ramakrishnan , Darren Neuman
IPC分类号： H04B1/66
CPC分类号： H04N19/423 , H04N19/44 , H04N19/61
摘要： Presented herein is a system for storing macroblocks for concatenated frames. A decoder system comprises a frame buffer. The frame buffer comprises one or more rows. A particular one of the rows stores macroblocks from a plurality of frames.
摘要翻译：这里呈现的是用于存储用于级联帧的宏块的系统。解码器系统包括帧缓冲器。帧缓冲器包括一行或多行。行中的特定行存储来自多个帧的宏块。

10. 发明授权

US07496819B2 Custom logic BIST for memory controller 有权
标题翻译：用于内存控制器的自定义逻辑BIST
公开(公告)号：US07496819B2
公开(公告)日：2009-02-24
申请号：US10871235
申请日：2004-06-18
申请人： Sathish Kumar , Lakshmanan Ramakrishnan , Lionel D'Luna
发明人： Sathish Kumar , Lakshmanan Ramakrishnan , Lionel D'Luna
IPC分类号： G01R31/28 , G06F11/00
CPC分类号： G11C29/02
摘要： A method and system for testing a memory controller are provided herein. A test sequence may be generated within the memory controller. A test output may also be generated within the memory controller, where the test output is associated with the test sequence. The test output may then be verified. The test sequence may comprise one or more of a control command, a memory address, and/or a DQM signal. The test output may be generated by a sequencer. The test output may be verified by a cyclic redundancy check (CRC) module. The test sequence may also comprise random write data. The random write data may be communicated to a memory controller write data output via a write data bus.
摘要翻译：本文提供了一种用于测试存储器控制器的方法和系统。可以在存储器控制器内产生测试序列。测试输出也可能在存储器控制器内产生，其中测试输出与测试序列相关联。然后可以验证测试输出。测试序列可以包括控制命令，存储器地址和/或DQM信号中的一个或多个。测试输出可以由定序器产生。测试输出可以通过循环冗余校验（CRC）模块来验证。测试序列还可以包括随机写入数据。随机写入数据可以经由写数据总线传送到存储器控制器写入数据输出。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式