会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明授权
    • Microprocessor having plural internal data buses
    • 具有多个内部数据总线的微处理器
    • US4266270A
    • 1981-05-05
    • US939741
    • 1978-09-05
    • R. Gary DanielsFuad H. MusaWilliam B. Wilder, Jr.Michael F. WilesThomas H. Bennett
    • R. Gary DanielsFuad H. MusaWilliam B. Wilder, Jr.Michael F. WilesThomas H. Bennett
    • G06F7/00G06F9/30G06F15/78G06F1/00
    • G06F15/7832
    • A microprocessor comprises an internal address bus having a first portion (2,4) having a plurality of conductors carrying the low order address byte and a second portion (10) having a plurality of conductors for carrying the high order address byte. The microprocessor further comprises a plurality of registers, including an incrementor (12,13), a program counter (14,15), a temporary register (16,17), a stack pointer (18,19), an index register (20,21), and an accumulator (22,24), each comprising a pair of 8-bit registers for temporarily storing information. An arithmetic logic unit (28) performs computational operations on digital information within the microprocessor. The microprocessor includes a pair of internal data buses (6,8) each having a plurality of conductors for conducting digital information within the microprocessor. Means are provided for coupling selected ones of the registers, or the high or low order portions thereof, to the first and second data buses. The provision plural internal data buses permits a greater number of transfers of digital information to occur within the microprocessor during each machine cycle. The result is more efficient microprocessor operation and higher throughput.
    • 微处理器包括具有第一部分(2,4)的内部地址总线,第一部分(2,4)具有承载低阶地址字节的多个导体,以及具有用于承载高位地址字节的多个导体的第二部分(10)。 微处理器还包括多个寄存器,包括一个增量器(12,13),一个程序计数器(14,15),一个临时寄存器(16,17),堆栈指针(18,19),索引寄存器 ,21)和累加器(22,24),每个包括用于临时存储信息的一对8位寄存器。 算术逻辑单元(28)对微处理器内的数字信息进行计算操作。 微处理器包括一对内部数据总线(6,8),每个内部数据总线具有用于在微处理器内进行数字信息的多个导体。 提供了用于将所选择的一个寄存器或其高阶或低阶部分耦合到第一和第二数据总线的装置。 提供多个内部数据总线允许在每个机器周期期间在微处理器内发生更多数量的数字信息传送。 结果是更高效的微处理器操作和更高的吞吐量。