会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 2. 发明授权
      US07793077B2 Alignment and ordering of vector elements for single instruction multiple data processing 有权
    • Alignment and ordering of vector elements for single instruction multiple data processing
    • 用于单指令多数据处理的向量元素的对齐和排序
    • US07793077B2
    • 2010-09-07
    • US11702659
    • 2007-02-06
    • Timothy J. Van Hook , Peter Yan-Tek Hsu , William A. Huffman , Henry P. Moreton , Earl A. Killian
    • Timothy J. Van Hook , Peter Yan-Tek Hsu , William A. Huffman , Henry P. Moreton , Earl A. Killian
    • G06F9/34
    • G06F9/30043 , G06F9/30032 , G06F9/30036 , G06F9/30109 , G06F9/30167 , G06F9/3885 , G06F9/3887
    • The present invention provides alignment and ordering of vector elements for SIMD processing. In the alignment of vector elements for SIMD processing, one vector is loaded from a memory unit into a first register and another vector is loaded from the memory unit into a second register. The first vector contains a first byte of an aligned vector to be generated. Then, a starting byte specifying the first byte of an aligned vector is determined. Next, a vector is extracted from the first register and the second register beginning from the first bit in the first byte of the first register continuing through the bits in the second register. Finally, the extracted vector is replicated into a third register such that the third register contains a plurality of elements aligned for SIMD processing. In the ordering of vector elements for SIMD processing, a first vector is loaded from a memory unit into a first register and a second vector is loaded from the memory unit into a second register. Then, a subset of elements are selected from the first register and the second register. The elements from the subset are then replicated into the elements in the third register in a particular order suitable for subsequent SIMD vector processing.
    • 本发明提供用于SIMD处理的向量元素的对准和排序。 在用于SIMD处理的向量元素的对齐中，一个向量从存储器单元加载到第一寄存器中，另一个向量从存储器单元加载到第二寄存器中。 第一个向量包含要生成的对齐向量的第一个字节。 然后，确定指定对齐向量的第一个字节的起始字节。 接下来，从第一寄存器提取向量，并且从第一寄存器的第一字节的第一位开始的第二寄存器继续通过第二寄存器中的位。 最后，将所提取的矢量复制到第三寄存器中，使得第三寄存器包含对准用于SIMD处理的多个元素。 在用于SIMD处理的向量元素的排序中，将第一向量从存储器单元加载到第一寄存器中，并且将第二向量从存储器单元加载到第二寄存器中。 然后，从第一寄存器和第二寄存器中选择元件的子集。 然后将来自子集的元素以适合于随后的SIMD向量处理的特定顺序复制到第三寄存器中的元素中。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 5. 发明授权
      US06266758B1 Alignment and ordering of vector elements for single instruction multiple data processing 有权
    • Alignment and ordering of vector elements for single instruction multiple data processing
    • 用于单指令多数据处理的向量元素的对齐和排序
    • US06266758B1
    • 2001-07-24
    • US09263798
    • 1999-03-05
    • Timothy J. van Hook , Perter Hsu , William A. Huffman , Henry P. Moreton , Earl A. Killian
    • Timothy J. van Hook , Perter Hsu , William A. Huffman , Henry P. Moreton , Earl A. Killian
    • G06F1500
    • G06F7/76 , G06F5/00 , G06F9/30025 , G06F9/30032 , G06F9/30036 , G06F9/30167 , G06F2207/3828
    • The present invention provides alignment and ordering of vector elements for SIMD processing. In the alignment of vector elements for SIMD processing, one vector is loaded from a memory unit into a first register and another vector is loaded from the memory unit into a second register. The first vector contains a first byte of an aligned vector to be generated. Then, a starting byte specifying the first byte of an aligned vector is determined. Next, a vector is extracted from the first register and the second register beginning from the first bit in the first byte of the first register continuing through the bits in the second register. Finally, the extracted vector is replicated into a third register such that the third register contains a plurality of elements aligned for SIMD processing. In the ordering of vector elements for SIMD processing, a first vector is loaded from a memory unit into a first register and a second vector is loaded from the memory unit into a second register. Then, a subset of elements are selected from the first register and the second register. The elements from the subset are then replicated into the elements in the third register in a particular order suitable for subsequent SIMD vector processing.
    • 本发明提供用于SIMD处理的向量元素的对准和排序。 在用于SIMD处理的向量元素的对齐中，一个向量从存储器单元加载到第一寄存器中，另一个向量从存储器单元加载到第二寄存器中。 第一个向量包含要生成的对齐向量的第一个字节。 然后，确定指定对齐向量的第一个字节的起始字节。 接下来，从第一寄存器提取向量，并且从第一寄存器的第一字节的第一位开始的第二寄存器继续通过第二寄存器中的位。 最后，将所提取的矢量复制到第三寄存器中，使得第三寄存器包含对准用于SIMD处理的多个元素。 在用于SIMD处理的向量元素的排序中，将第一向量从存储器单元加载到第一寄存器中，并且将第二向量从存储器单元加载到第二寄存器中。 然后，从第一寄存器和第二寄存器中选择元件的子集。 然后将来自子集的元素以适合于随后的SIMD向量处理的特定顺序复制到第三寄存器中的元素中。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US5479630A Hybrid cache having physical-cache and virtual-cache characteristics and method for accessing same 失效
    • Hybrid cache having physical-cache and virtual-cache characteristics and method for accessing same
    • 具有物理缓存和虚拟缓存特征的混合高速缓存和用于访问它的方法
    • US5479630A
    • 1995-12-26
    • US212377
    • 1994-03-11
    • Earl A. Killian
    • Earl A. Killian
    • G06F12/08 , G06F12/10 , G06F12/00
    • G06F12/0897 , G06F12/1054 , G06F12/0848
    • A cache memory system includes a primary cache characterized by a virtual index and physical tags, and a secondary cache characterized by a physical index and physical tag. Thus, the cache system forms a hybrid of physical-cache and virtual-cache characteristics. Further, the secondary cache includes a primary index segment for each line of secondary cache. The primary index segment corresponds to a portion of the virtual address for the contents stored at the respective secondary-cache line. Further, primary cache is maintained as a subset of secondary cache. To maintain the primary cache in such a way, the primary index segment is used to generate an index into primary cache to identify each potential primary-cache block which may be a subset of a secondary-cache block to be changed. When a secondary-cache block is to be invalidated, flushed or overwritten, the corresponding primary-cache blocks are identified and invalidated. The primary index segment also serves as a virtual tag for assuring that at any given time primary cache stores no more than one valid block corresponding to the same physical locations. When a secondary-cache hit occurs in response to a secondary-cache physical tag check, the primary index segment is compared to a portion of the virtual address. If the segment does not match, then primary cache may already have a word stored which corresponds to the desired physical location. As a result, the corresponding block in primary cache is invalidated and the primary index segment in secondary cache is changed to the current virtual address segment.
    • 高速缓冲存储器系统包括以虚拟索引和物理标签为特征的主缓存器和由物理索引和物理标签表征的二级缓存。 因此，缓存系统形成物理缓存和虚拟缓存特性的混合。 此外，二级高速缓存包括用于二级高速缓存的每一行的主索引段。 主要索引段对应于存储在相应次高速缓存行中的内容的虚拟地址的一部分。 此外，主缓存被维护为二级缓存的子集。 为了以这种方式维护主缓存，主索引段用于在主缓存中生成索引以识别可能是要更改的次高速缓存块的子集的每个潜在主缓存块。 当二级缓存块将被无效，刷新或覆盖时，相应的主缓存块被识别和无效。 主索引段还用作虚拟标签，用于确保在任何给定时间，主缓存存储不超过一个对应于相同物理位置的有效块。 当响应于二次高速缓存物理标签检查发生次高速缓存命中时，将主索引段与虚拟地址的一部分进行比较。 如果段不匹配，则主缓存可能已经存储了对应于所需物理位置的字。 因此，主缓存中的相应块无效，二级缓存中的主索引段更改为当前虚拟地址段。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号