会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 52. 发明申请
      US20050199938A1 Nonvolatile semiconductor memory and a fabrication method for the same 失效
    • Nonvolatile semiconductor memory and a fabrication method for the same
    • 非易失性半导体存储器及其制造方法
    • US20050199938A1
    • 2005-09-15
    • US10971161
    • 2004-10-25
    • Makoto Sakuma , Atsuhiro Sato
    • Makoto Sakuma , Atsuhiro Sato
    • H01L21/8247 , H01L21/336 , H01L27/115 , H01L29/788 , H01L29/792
    • H01L27/11524 , H01L27/115 , H01L27/11521 , H01L29/66825
    • A nonvolatile semiconductor memory includes a plurality of memory cell transistors configured with a first floating gate, a first control gate, and a first inter-gate insulating film each arranged between the first floating gate and the first control gate, respectively, and which are aligned along a bit line direction; device isolating regions disposed at a constant pitch along a word line direction making a striped pattern along the bit line direction; and select gate transistors disposed at each end of the alignment of the memory cell transistors, each configured with a second floating gate, a second control gate, a second inter-gate insulator film disposed between the second floating gate and the second control gate, and a sidewall gate electrically connected to the second floating gate and the second control gate.
    • 非易失性半导体存储器包括：多个存储单元晶体管，其配置有分别布置在第一浮置栅极和第一控制栅极之间的第一浮动栅极，第一控制栅极和第一栅极间绝缘膜，并且它们对准 沿着位线方向; 器件隔离区沿着字线方向以恒定的间距设置，沿着位线方向形成条纹图案; 并且选择栅极晶体管，其设置在存储单元晶体管的对准的每一端，每个配置有第二浮置栅极，第二控制栅极，设置在第二浮置栅极和第二控制栅极之间的第二栅极间绝缘膜，以及 电连接到第二浮动栅极和第二控制栅极的侧壁栅极。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 54. 发明授权
      US07649221B2 Nonvolatile semiconductor memory and a fabrication method for the same 失效
    • Nonvolatile semiconductor memory and a fabrication method for the same
    • 非易失性半导体存储器及其制造方法
    • US07649221B2
    • 2010-01-19
    • US11951026
    • 2007-12-05
    • Makoto Sakuma , Atsuhiro Sato
    • Makoto Sakuma , Atsuhiro Sato
    • H01L29/72
    • H01L27/11524 , H01L27/115 , H01L27/11521 , H01L29/66825
    • A nonvolatile semiconductor memory includes a plurality of memory cell transistors configured with a first floating gate, a first control gate, and a first inter-gate insulating film each arranged between the first floating gate and the first control gate, respectively, and which are aligned along a bit line direction; device isolating regions disposed at a constant pitch along a word line direction making a striped pattern along the bit line direction; and select gate transistors disposed at each end of the alignment of the memory cell transistors, each configured with a second floating gate, a second control gate, a second inter-gate insulator film disposed between the second floating gate and the second control gate, and a sidewall gate electrically connected to the second floating gate and the second control gate.
    • 非易失性半导体存储器包括：多个存储单元晶体管，其配置有分别布置在第一浮置栅极和第一控制栅极之间的第一浮动栅极，第一控制栅极和第一栅极间绝缘膜，并且它们对准 沿着位线方向; 器件隔离区沿着字线方向以恒定的间距设置，沿着位线方向形成条纹图案; 并且选择栅极晶体管，其设置在存储单元晶体管的对准的每一端，每个配置有第二浮置栅极，第二控制栅极，设置在第二浮置栅极和第二控制栅极之间的第二栅极间绝缘膜，以及 电连接到第二浮动栅极和第二控制栅极的侧壁栅极。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 56. 发明授权
      US08313997B2 Method of manufacturing a semiconductor memory using two exposure masks to form a same wiring layer 有权
    • Method of manufacturing a semiconductor memory using two exposure masks to form a same wiring layer
    • 使用两个曝光掩模制造半导体存储器以形成相同布线层的方法
    • US08313997B2
    • 2012-11-20
    • US13359791
    • 2012-01-27
    • Makoto Sakuma , Takuya Futatsuyama
    • Makoto Sakuma , Takuya Futatsuyama
    • H01L21/336
    • G11C5/063 , H01L27/0207 , H01L27/105
    • A manufacturing method for a semiconductor memory having a memory cell area, a peripheral area and a boundary area having a specific width provided therebetween, including performing a first exposure to the memory cell array area using a first mask formed of a first patterned transparent substrate and a first light shielding portion provided on the first transparent substrate and positioned above the peripheral circuit area; and performing a second exposure to the peripheral circuit area using a second mask including a second patterned transparent substrate and a second light shielding portion positioned above the memory cell array area. The first and second masks have respective first and second unpatterned areas positioned above the peripheral circuit and boundary areas, and the memory cell array area, respectively, the first and the second exposures forming a same wiring layer above the semiconductor substrate.
    • 一种半导体存储器的制造方法，具有存储单元区域，周边区域和其间具有特定宽度的边界区域，包括使用由第一图案化透明基板形成的第一掩模对存储单元阵列区域进行第一曝光，以及 第一遮光部，设置在所述第一透明基板上并位于所述外围电路区域的上方; 以及使用包括位于所述存储单元阵列区域上方的包括第二图案化透明基板和第二遮光部分的第二掩模，对所述外围电路区域进行第二曝光。 第一和第二掩模具有分别位于外围电路和边界区域上方的相应的第一和第二未图案化区域以及存储单元阵列区域，第一和第二曝光在半导体衬底上形成相同的布线层。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 59. 发明授权
      US07560320B2 Nonvolatile semiconductor memory and a fabrication method for the same 失效
    • Nonvolatile semiconductor memory and a fabrication method for the same
    • 非易失性半导体存储器及其制造方法
    • US07560320B2
    • 2009-07-14
    • US11947396
    • 2007-11-29
    • Makoto Sakuma , Atsuhiro Sato
    • Makoto Sakuma , Atsuhiro Sato
    • H01L29/72
    • H01L27/11524 , H01L27/115 , H01L27/11521 , H01L29/66825
    • A nonvolatile semiconductor memory includes a plurality of memory cell transistors configured with a first floating gate, a first control gate, and a first inter-gate insulating film each arranged between the first floating gate and the first control gate, respectively, and which are aligned along a bit line direction; device isolating regions disposed at a constant pitch along a word line direction making a striped pattern along the bit line direction; and select gate transistors disposed at each end of the alignment of the memory cell transistors, each configured with a second floating gate, a second control gate, a second inter-gate insulator film disposed between the second floating gate and the second control gate, and a sidewall gate electrically connected to the second floating gate and the second control gate.
    • 非易失性半导体存储器包括：多个存储单元晶体管，其配置有分别布置在第一浮置栅极和第一控制栅极之间的第一浮动栅极，第一控制栅极和第一栅极间绝缘膜，并且它们对准 沿着位线方向; 器件隔离区沿着字线方向以恒定的间距设置，沿着位线方向形成条纹图案; 并且选择栅极晶体管，其设置在存储单元晶体管的对准的每一端，每个配置有第二浮置栅极，第二控制栅极，设置在第二浮置栅极和第二控制栅极之间的第二栅极间绝缘膜，以及 电连接到第二浮动栅极和第二控制栅极的侧壁栅极。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 60. 发明申请
      US20120135356A1 SEMICONDUCTOR DEVICE 有权
    • SEMICONDUCTOR DEVICE
    • 半导体器件
    • US20120135356A1
    • 2012-05-31
    • US13359791
    • 2012-01-27
    • Makoto Sakuma , Takuya Futatsuyama
    • Makoto Sakuma , Takuya Futatsuyama
    • G03F7/20
    • G11C5/063 , H01L27/0207 , H01L27/105
    • A semiconductor device includes a memory cell array area, a peripheral circuit area on a periphery of the memory cell array area, and a boundary area having a specific width between the memory cell array area and the peripheral circuit area, the memory cell array area including a cell area including nonvolatile semiconductor memory cells, linear wirings extending from inside of the cell area to an area outside the cell area, and lower layer wirings in a lower layer than the linear wirings in the boundary area and electrically connected to the linear wirings, and wiring widths of the lower layer wirings being larger than widths of the linear wirings, the peripheral circuit area including a patterns electrically connected to the linear wirings via the lower layer wirings, the boundary area failing to be provided with the linear wirings and a wiring in same layer as the linear wirings.
    • 半导体器件包括存储单元阵列区域，存储单元阵列区域的外围的外围电路区域和存储单元阵列区域与外围电路区域之间具有特定宽度的边界区域，存储单元阵列区域包括 包括非易失性半导体存储单元的单元区域，从单元区域的内部延伸到单元区域外的线性布线，以及比边界区域中的线性布线更下层的布线，并且电连接到线性布线， 并且下层布线的布线宽度大于线性布线的宽度，外围电路区域包括经由下层布线电连接到线性布线的图案，不能设置线性布线的边界区域和布线 与线性配线相同。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号