会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 91. 发明申请
      US20080090343A1 METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL 审中-公开
    • METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL
    • 制造薄膜晶体管阵列的方法
    • US20080090343A1
    • 2008-04-17
    • US11752948
    • 2007-05-24
    • In-Ho Song , Won Song , Sang-Gab Kim
    • In-Ho Song , Won Song , Sang-Gab Kim
    • H01L21/336
    • H01L27/1288 , H01L27/124 , H01L29/458
    • A method of manufacturing a thin film transistor array panel includes forming a gate line on a substrate; sequentially forming a gate insulating layer, a semiconductor layer, and a conductive layer on the gate line; forming a photosensitive film on the conductive layer; forming a first photosensitive film pattern including a first region and a second region having a lesser thickness than the first region by patterning the photosensitive film; forming a data pattern by etching the conductive layer using the first photosensitive film pattern as a mask; forming a second photosensitive film pattern by ashing the first photosensitive film pattern to partially remove the first photosensitive film; forming a semiconductor pattern by etching the semiconductor layer using the second photosensitive film pattern as a mask; and forming a source and drain electrode by etching the data pattern exposed in the second region of the second photosensitive film pattern.
    • 制造薄膜晶体管阵列面板的方法包括在基板上形成栅极线; 在栅极线上依次形成栅绝缘层，半导体层和导电层; 在导电层上形成感光膜; 通过图案化所述感光膜，形成包括具有比所述第一区域更薄的厚度的第一区域和第二区域的第一感光膜图案; 通过使用第一感光膜图案作为掩模蚀刻导电层来形成数据图案; 通过灰化所述第一感光膜图案以部分地除去所述第一感光膜来形成第二感光膜图案; 通过使用第二感光膜图案作为掩模蚀刻半导体层来形成半导体图案; 以及通过蚀刻在第二感光膜图案的第二区域中暴露的数据图案来形成源电极和漏电极。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 94. 发明授权
      US07005670B2 Thin film transistor array substrate for liquid crystal display and method of fabricating the same 失效
    • Thin film transistor array substrate for liquid crystal display and method of fabricating the same
    • 用于液晶显示器的薄膜晶体管阵列基板及其制造方法
    • US07005670B2
    • 2006-02-28
    • US11167155
    • 2005-06-28
    • Sang-Gab Kim , Mun-Pyo Hong
    • Sang-Gab Kim , Mun-Pyo Hong
    • H01L29/06 , H01L27/01
    • H01L29/66765 , G02F2001/13629 , H01L27/124 , H01L29/456 , H01L29/4908
    • In a method of fabricating a thin film transistor array substrate, an aluminum-based conductive layer is deposited onto an insulating substrate, and patterned to form a gate line assembly. The gate line assembly includes gate lines, gate electrodes, and gate pads. A gate insulating layer is formed on the substrate with the gate line assembly. A semiconductor layer, and an ohmic contact layer are sequentially formed on the gate insulating layer. A double-layered conductive film with a chrome-based under-layer and an aluminum-based over-layer is deposited onto the substrate, and patterned to form a data line assembly. The data line assembly includes data lines crossing over the gate lines, source electrodes, drain electrodes, and data pads. The chrome-based under-layer of the conductive film is patterned through dry etching while using Cl2 or HCl as the dry etching gas. A protective layer is deposited onto the substrate, and patterned to thereby form contact holes exposing the drain electrodes, the gate pads, and the data pads. Indium zinc oxide is deposited onto the substrate, and patterned to thereby form pixel electrodes connected to the drain electrodes through the corresponding contact holes, and subsidiary gate and data pads connected to the gate and data pads through the corresponding contact holes.
    • 在制造薄膜晶体管阵列基板的方法中，将铝基导电层沉积到绝缘基板上，并被图案化以形成栅极线组件。 栅极线组件包括栅极线，栅电极和栅极焊盘。 在栅极线组件的基板上形成栅极绝缘层。 半导体层和欧姆接触层依次形成在栅绝缘层上。 将具有铬基底层和铝基超层的双层导电膜沉积到衬底上，并被图案化以形成数据线组件。 数据线组件包括跨越栅极线，源电极，漏电极和数据焊盘的数据线。 通过干蚀刻将导电膜的铬基底层图案化，同时使用Cl 2/2或HCl作为干蚀刻气体。 保护层沉积到衬底上，并被图案化，从而形成露出漏电极，栅极焊盘和数据焊盘的接触孔。 将铟锌氧化物沉积在衬底上，并被图案化，从而通过相应的接触孔形成连接到漏电极的像素电极，以及通过对应的接触孔连接到栅极和数据焊盘的辅助栅极和数据焊盘。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 95. 发明授权
      US06943367B2 Thin film transistor array panel 失效
    • Thin film transistor array panel
    • 薄膜晶体管阵列面板
    • US06943367B2
    • 2005-09-13
    • US10395233
    • 2003-03-25
    • Sang-Gab Kim , Mun-Pyo Hong
    • Sang-Gab Kim , Mun-Pyo Hong
    • G02F1/1368 , G02F1/136 , H01L21/3205 , H01L21/3213 , H01L21/336 , H01L21/768 , H01L21/77 , H01L21/84 , H01L23/52 , H01L27/12 , H01L29/45 , H01L29/49 , H01L29/786 , H01L29/06 , H01L27/01
    • H01L29/66765 , G02F2001/13629 , H01L27/124 , H01L29/456 , H01L29/4908
    • In a method of fabricating a thin film transistor array substrate, an aluminum-based conductive layer is deposited onto an insulating substrate, and patterned to form a gate line assembly. The gate line assembly includes gate lines, gate electrodes, and gate pads. A gate insulating layer is formed on the substrate with the gate line assembly. A semiconductor layer, and an ohmic contact layer are sequentially formed on the gate insulating layer. A double-layered conductive film with a chrome-based under-layer and an aluminum-based over-layer is deposited onto the substrate, and patterned to form a data line assembly. The data line assembly includes data lines crossing over the gate lines, source electrodes, drain electrodes, and data pads. The chrome-based under-layer of the conductive film is patterned through dry etching while using Cl2 or HCl as the dry etching gas. A protective layer is deposited onto the substrate, and patterned to thereby form contact holes exposing the drain electrodes, the gate pads, and the data pads. Indium zinc oxide is deposited onto the substrate, and patterned to thereby form pixel electrodes connected to the drain electrodes through the corresponding contact holes, and subsidiary gate and data pads connected to the gate and data pads through the corresponding contact holes.
    • 在制造薄膜晶体管阵列基板的方法中，将铝基导电层沉积到绝缘基板上，并被图案化以形成栅极线组件。 栅极线组件包括栅极线，栅电极和栅极焊盘。 在栅极线组件的基板上形成栅极绝缘层。 半导体层和欧姆接触层依次形成在栅绝缘层上。 将具有铬基底层和铝基超层的双层导电膜沉积到衬底上，并被图案化以形成数据线组件。 数据线组件包括跨越栅极线，源电极，漏电极和数据焊盘的数据线。 通过干蚀刻将导电膜的铬基底层图案化，同时使用Cl 2/2或HCl作为干蚀刻气体。 保护层沉积到衬底上，并被图案化，从而形成露出漏电极，栅极焊盘和数据焊盘的接触孔。 将铟锌氧化物沉积在衬底上，并被图案化，从而通过相应的接触孔形成连接到漏电极的像素电极，以及通过对应的接触孔连接到栅极和数据焊盘的辅助栅极和数据焊盘。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号