专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI630795B 數據選通信號處理系統以及處理方法有权
简体标题：数据选通信号处理系统以及处理方法
公开(公告)号：TWI630795B
公开(公告)日：2018-07-21
申请号：TW106108484
申请日：2017-03-15
申请人：上海兆芯集成電路有限公司 , VIA ALLIANCE SEMICONDUCTOR CO., LTD.
发明人：陳忱 , CHEN, CHEN , 吳暉 , WU, HUI , 姜凡 , JIANG, FAN , 司強 , SI, QIANG
IPC分类号： H03K21/10 , H03K23/00

2. 发明专利

TW201835914A 嵌入式存儲器及集成電路审中-公开
简体标题：嵌入式存储器及集成电路
公开(公告)号：TW201835914A
公开(公告)日：2018-10-01
申请号：TW107108574
申请日：2018-03-14
申请人：聯發科技股份有限公司 , MEDIATEK INC.
发明人：王嘉維 , WANG, CHIA-WEI
IPC分类号： G11C11/21 , G11C11/4076 , G11C11/4063 , H03K23/00
摘要：嵌入式存儲器包括存儲器介面電路、單元陣列和外圍電路。存儲器介面電路至少接收時鐘訊號、非時鐘訊號和建立-保持時間控制設置，並且包括可編程路徑延遲電路，該可編程路徑延遲電路用於根據建立-保持時間控制設置設定時鐘路徑和非時鐘路徑中的至少一個的路徑延遲。時鐘路徑用於傳遞時鐘訊號，非時鐘路徑用於傳遞非時鐘訊號。外圍電路用於至少根據時鐘路徑提供的時鐘訊號和非時鐘訊號提供的非時鐘訊號來進行單元陣列存取。本發明提出一種具有能被控制的建立-保持時間的嵌入式存儲器和集成電路，從而減少建立時間違規和/或保持時間違規。
简体摘要：嵌入式存储器包括存储器界面电路、单元数组和外围电路。存储器界面电路至少接收时钟信号、非时钟信号和创建-保持时间控制设置，并且包括可编程路径延迟电路，该可编程路径延迟电路用于根据创建-保持时间控制设置设置时钟路径和非时钟路径中的至少一个的路径延迟。时钟路径用于传递时钟信号，非时钟路径用于传递非时钟信号。外围电路用于至少根据时钟路径提供的时钟信号和非时钟信号提供的非时钟信号来进行单元数组存取。本发明提出一种具有能被控制的创建-保持时间的嵌入式存储器和集成电路，从而减少创建时间违规和/或保持时间违规。

3. 发明专利

TWI398100B 除頻器、計數器及計數方法有权
简体标题：除频器、计数器及计数方法
公开(公告)号：TWI398100B
公开(公告)日：2013-06-01
申请号：TW099104655
申请日：2010-02-12
申请人：台灣積體電路製造股份有限公司 , TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.
发明人：林志昌 , LIN, CHIH-CHANG , 楊天駿 , YANG, TIEN-CHUN , 隋彧文 , SWEI, STEVEN
IPC分类号： H03K23/00
CPC分类号： H03K21/38

4. 发明专利

TWI644311B 嵌入式存儲器及集成電路有权
简体标题：嵌入式存储器及集成电路
公开(公告)号：TWI644311B
公开(公告)日：2018-12-11
申请号：TW107108574
申请日：2018-03-14
申请人：聯發科技股份有限公司 , MEDIATEK INC.
发明人：王嘉維 , WANG, CHIA-WEI
IPC分类号： G11C11/21 , G11C11/4076 , G11C11/4063 , H03K23/00

5. 发明专利

TW201818663A 正交時脈發生裝置和通訊系統發送器审中-公开
简体标题：正交时脉发生设备和通信系统发送器
公开(公告)号：TW201818663A
公开(公告)日：2018-05-16
申请号：TW106137029
申请日：2017-10-27
申请人：聯發科技股份有限公司 , MEDIATEK INC.
发明人：黃柏鈞 , HUANG, PO-CHUN , 洪兆慶 , HUNG, CHAO-CHING , 薛育理 , HSUEH, YU-LI , 陳邦寧 , CHEN, PANG-NING
IPC分类号： H03K23/00 , H03K19/00
摘要：本發明提供了一種正交時脈信號發生裝置和通訊系統發送器。所述正交時脈發生裝置與產生輸入時脈信號和反向輸入時脈信號的本地振盪器耦接，包括小數分頻電路和正交信號發生電路。小數分頻電路用於接收輸入時脈信號和反向輸入時脈信號，根據小數分頻參數對輸入時脈信號和反向輸入時脈信號執行頻率劃分，產生分頻時脈信號。正交信號發生電路與小數分頻電路和本地振盪器耦接，接收輸入時脈信號、反向輸入時脈信號和分頻時脈信號，以產生多個正交時脈信號。通過本發明可以產生具有正交相位的多個正交時脈信號，並且實現低功率消耗。
简体摘要：本发明提供了一种正交时脉信号发生设备和通信系统发送器。所述正交时脉发生设备与产生输入时脉信号和反向输入时脉信号的本地振荡器耦接，包括小数分频电路和正交信号发生电路。小数分频电路用于接收输入时脉信号和反向输入时脉信号，根据小数分频参数对输入时脉信号和反向输入时脉信号运行频率划分，产生分频时脉信号。正交信号发生电路与小数分频电路和本地振荡器耦接，接收输入时脉信号、反向输入时脉信号和分频时脉信号，以产生多个正交时脉信号。通过本发明可以产生具有正交相位的多个正交时脉信号，并且实现低功率消耗。

6. 发明专利

TWI463799B 多模數除頻器以及相關之控制方法有权
简体标题：多模数除频器以及相关之控制方法
公开(公告)号：TWI463799B
公开(公告)日：2014-12-01
申请号：TW100127102
申请日：2011-07-29
申请人：晨星半導體股份有限公司 , MSTAR SEMICONDUCTOR, INC.
发明人：陳彥佐 , CHEN, YEN TSO , 丁建裕 , DING, JIAN YU
IPC分类号： H03K23/00
CPC分类号： H03K23/662 , H03K23/667

7. 发明专利

TW201834400A ＡＤ變換裝置及攝像裝置审中-公开
简体标题：ＡＤ变换设备及摄像设备
公开(公告)号：TW201834400A
公开(公告)日：2018-09-16
申请号：TW107103155
申请日：2018-01-30
申请人：美商科點半導體有限公司 , TECHPOINT, INC.
发明人：笠井弦 , KASAI, GEN
IPC分类号： H03M1/12 , H03K23/00 , H04N5/3745
摘要： [課題] 提供一種AD變換裝置及攝像裝置，能夠抑制佈局大小，縮短AD變換所需時間，避免複雜的構成。　　[解決手段] 具備：比較第1參照信號及第2參照信號、與包含重置成分及信號成分的畫素信號的比較部(31)；將計數器時脈進行遞增計數的遞增計數器(34)；補正遞增計數器(34)的計數值的黑位準的黑位準補正部(35)；其中，遞增計數器(34)，在比較部(31)比較第1參照信號與重置成分而使輸出反轉時，開始遞增計數，而在比較部(31)比較第2參照信號與信號成分而使輸出反轉時，停止遞增計數。藉由從由遞增計數器(34)進行遞增計數的計數值，減去由遞增計數器(34)將來自被遮蔽的畫素的畫素信號該偏移值作計數的值，在補正黑位準的同時輸出從信號成分中除去重置成分的攝像資料。
简体摘要： [课题] 提供一种AD变换设备及摄像设备，能够抑制布局大小，缩短AD变换所需时间，避免复杂的构成。　　[解决手段] 具备：比较第1参照信号及第2参照信号、与包含重置成分及信号成分的像素信号的比较部(31)；将计数器时脉进行递增计数的递增计数器(34)；补正递增计数器(34)的计数值的黑位准的黑位准补正部(35)；其中，递增计数器(34)，在比较部(31)比较第1参照信号与重置成分而使输出反转时，开始递增计数，而在比较部(31)比较第2参照信号与信号成分而使输出反转时，停止递增计数。借由从由递增计数器(34)进行递增计数的计数值，减去由递增计数器(34)将来自被屏蔽的像素的像素信号该偏移值作计数的值，在补正黑位准的同时输出从信号成分中除去重置成分的摄像数据。

8. 发明专利

TW201415799A 多除數除頻器审中-公开
简体标题：多除数除频器
公开(公告)号：TW201415799A
公开(公告)日：2014-04-16
申请号：TW101137944
申请日：2012-10-15
申请人：旭揚半導體股份有限公司
发明人：陳瑞斌
IPC分类号： H03K21/00 , H03K23/00
摘要：本發明提供一種多除數除頻器，包含一個或及反向閘、一個第一D型正反器、一個非及閘及一個第二D型正反器。該或及反向閘具有一個第一輸入端、一個第二輸入端、一個第三輸入端及一個輸出端。該或及反向閘的該等端上的信號間的關係如下所示：，其中，SIN1是該或及反向閘的第一輸入端上的信號，SIN2是該或及反向閘的第二輸入端上的信號，SIN3是該或及反向閘的第三輸入端上的信號，SOUT是該或及反向閘的輸出端上的信號。本發明多除數除頻器可以節省面積。
简体摘要：本发明提供一种多除数除频器，包含一个或及反向闸、一个第一D型正反器、一个非及闸及一个第二D型正反器。该或及反向闸具有一个第一输入端、一个第二输入端、一个第三输入端及一个输出端。该或及反向闸的该等端上的信号间的关系如下所示：，其中，SIN1是该或及反向闸的第一输入端上的信号，SIN2是该或及反向闸的第二输入端上的信号，SIN3是该或及反向闸的第三输入端上的信号，SOUT是该或及反向闸的输出端上的信号。本发明多除数除频器可以节省面积。

9. 发明专利

TW201306483A 多模數除頻器以及相關之控制方法审中-公开
简体标题：多模数除频器以及相关之控制方法
公开(公告)号：TW201306483A
公开(公告)日：2013-02-01
申请号：TW100127102
申请日：2011-07-29
申请人：晨星半導體股份有限公司 , MSTAR SEMICONDUCTOR, INC.
发明人：陳彥佐 , CHEN, YEN TSO , 丁建裕 , DING, JIAN YU
IPC分类号： H03K23/00
CPC分类号： H03K23/662 , H03K23/667
摘要：實施例提了一種多模數除頻器以及相關之控制方法。一揭露之多模數除頻器包含有一除數下載器、一多模數除頻電路、以及一模數控制器。該除數下載器，於一下載信號指示一除法週期開始時，下載一除數。該多模數除頻電路包含有複數除法器串接在一起，依據一輸入頻率以及該除數，該多模數除頻電路可提供一輸出頻率。該等除法器分別輸出複數個模數輸出信號。每一除法器可操作於一迴路導通狀態或一迴路斷開狀態。該模數控制器，依據該除數，選擇並控制該等除法器其中之一，使其在該除法週期結束時，確定維持在該迴路斷開狀態。該下載信號係對應該等模數輸出信號其中之一。
简体摘要：实施例提了一种多模数除频器以及相关之控制方法。一揭露之多模数除频器包含有一除数下载器、一多模数除频电路、以及一模数控制器。该除数下载器，于一下载信号指示一除法周期开始时，下载一除数。该多模数除频电路包含有复数除法器串接在一起，依据一输入频率以及该除数，该多模数除频电路可提供一输出频率。该等除法器分别输出复数个模数输出信号。每一除法器可操作于一回路导通状态或一回路断开状态。该模数控制器，依据该除数，选择并控制该等除法器其中之一，使其在该除法周期结束时，确定维持在该回路断开状态。该下载信号系对应该等模数输出信号其中之一。

10. 发明专利

TWI381641B 分頻器有权
简体标题：分频器
公开(公告)号：TWI381641B
公开(公告)日：2013-01-01
申请号：TW093131889
申请日：2004-10-20
申请人：意法易利信股份有限公司 , ST-ERICSSON SA
发明人：愛得沃爾斐迪南史提佛爾特 , STIKVOORT, EDUARD FERDINAND , 米海愛得瑞恩提伯魯山得藍奴 , SANDULEANU, MIHAI ADRIAN TIBERIU
IPC分类号： H03K23/00
CPC分类号： H03K23/44 , H03K23/542

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式