专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201203265A 脈衝訊號輸出電路及移位暫存器 PULSE SIGNAL OUTPUT CIRCUIT AND SHIFT REGISTER 审中-公开
简体标题：脉冲信号输出电路及移位寄存器 PULSE SIGNAL OUTPUT CIRCUIT AND SHIFT REGISTER
公开(公告)号：TW201203265A
公开(公告)日：2012-01-16
申请号：TW100105103
申请日：2011-02-16
申请人：半導體能源研究所股份有限公司
发明人：豐高耕平
IPC分类号： G11C
CPC分类号： H03K19/0013 , G11C19/184 , G11C19/28 , H03K19/096 , H03K23/44
摘要：本發明的目的在於設置能夠穩定操作之脈衝訊號輸出電路以及包括該脈衝訊號輸出電路的移位暫存器。在該脈衝訊號輸出電路的實施例中，電晶體具有源極端子或汲極端子，係連接到具有形成該脈衝訊號輸出電路的輸出端子之源極端子或汲極端子的另一電晶體之閘極電極，該電晶體的該通道長度長於另一電晶體的該通道長度。藉此，可減少修改另一電晶體的該閘極電位之漏電流量，及可防止該脈衝訊號輸出電路的故障。
简体摘要：本发明的目的在于设置能够稳定操作之脉冲信号输出电路以及包括该脉冲信号输出电路的移位寄存器。在该脉冲信号输出电路的实施例中，晶体管具有源极端子或汲极端子，系连接到具有形成该脉冲信号输出电路的输出端子之源极端子或汲极端子的另一晶体管之闸极电极，该晶体管的该信道长度长于另一晶体管的该信道长度。借此，可减少修改另一晶体管的该闸极电位之漏电流量，及可防止该脉冲信号输出电路的故障。

2. 发明专利

TW201010285A 可程式低功率高頻除法器 PROGRAMMABLE LOW-POWER HIGH-FREQUENCY DIVIDER 审中-公开
简体标题：可进程低功率高频除法器 PROGRAMMABLE LOW-POWER HIGH-FREQUENCY DIVIDER
公开(公告)号：TW201010285A
公开(公告)日：2010-03-01
申请号：TW098138937
申请日：2004-08-31
申请人：萬國商業機器公司
发明人：奧斯汀約翰S , 凱爾卡瑞 , 思亞佳瑞真普瑞帝
IPC分类号： H03K
CPC分类号： H03K23/667 , H03K5/04 , H03K5/05 , H03K5/1565 , H03K21/10 , H03K21/38 , H03K23/44 , H03K23/52
摘要：快速鎖存器包含：一反及級，用以接收一時脈訊號與一資料輸入訊號；一時控反向器級，其第一輸入耦合至反及級之輸出，且其第二輸入耦合至時脈訊號；一第一反向器級，其第一輸入耦合至時控反向器之一輸出，且其第二輸入耦合至一重置訊號；以及一第二反向器級，具有一輸出，第二反向器級之一輸入耦合至第一反向器級之輸出。此快速鎖存器適於使用在說明中之頻率除法器電路，使用快速鎖存器的頻率除法器同質電路、未使用快速鎖存器的特殊3/4除法器與2除法器亦被揭露。
简体摘要：快速锁存器包含：一反及级，用以接收一时脉信号与一数据输入信号；一时控反向器级，其第一输入耦合至反及级之输出，且其第二输入耦合至时脉信号；一第一反向器级，其第一输入耦合至时控反向器之一输出，且其第二输入耦合至一重置信号；以及一第二反向器级，具有一输出，第二反向器级之一输入耦合至第一反向器级之输出。此快速锁存器适于使用在说明中之频率除法器电路，使用快速锁存器的频率除法器同质电路、未使用快速锁存器的特殊3/4除法器与2除法器亦被揭露。

3. 发明专利

TW200525889A 分頻器 FREQUENCY DIVIDER 审中-公开
简体标题：分频器 FREQUENCY DIVIDER
公开(公告)号：TW200525889A
公开(公告)日：2005-08-01
申请号：TW093131889
申请日：2004-10-20
申请人：皇家飛利浦電子股份有限公司 KONINKLIJKE PHILIPS ELECTRONICS N.V.
发明人：愛得沃爾斐迪南史提佛爾特 STIKVOORT, EDUARD FERDINAND , 米海愛得瑞恩提伯魯山得藍奴 SANDULEANU, MIHAI ADRIAN TIBERIU
IPC分类号： H03K
CPC分类号： H03K23/44 , H03K23/542
摘要：本發明揭示一種包含一第一正反器(M1、M2、M3、M4)之分頻器，該第一正反器具有用以接收一時脈信號的一第一時脈輸入(c1)，該正反器尚包含一第一置位輸入(Q4)與一第一非倒相輸出(Q1)。該分頻器尚包含一第二正反器(M1’、M2’、M3’、M4’)，其中該第二正反器具有：一第二時脈輸入(C1)，其用以接收一第二時脈信號，且該第二時脈信號是實質與輸入該第一時脈輸入(c1)的時脈信號反相位；一第二置位輸入，其耦合到該第一非倒相輸出(Q1)、一第二非倒相輸出(Q2)與一第二倒相輸出(Q2)，其中該第二倒相輸出(Q2)耦合到該第一置位輸入(Q4)。
简体摘要：本发明揭示一种包含一第一正反器(M1、M2、M3、M4)之分频器，该第一正反器具有用以接收一时脉信号的一第一时脉输入(c1)，该正反器尚包含一第一置位输入(Q4)与一第一非倒相输出(Q1)。该分频器尚包含一第二正反器(M1’、M2’、M3’、M4’)，其中该第二正反器具有：一第二时脉输入(C1)，其用以接收一第二时脉信号，且该第二时脉信号是实质与输入该第一时脉输入(c1)的时脉信号反相位；一第二置位输入，其耦合到该第一非倒相输出(Q1)、一第二非倒相输出(Q2)与一第二倒相输出(Q2)，其中该第二倒相输出(Q2)耦合到该第一置位输入(Q4)。

4. 发明专利

TWI595496B 脈衝訊號輸出電路及移位暫存器有权
简体标题：脉冲信号输出电路及移位寄存器
公开(公告)号：TWI595496B
公开(公告)日：2017-08-11
申请号：TW104131466
申请日：2011-02-16
申请人：半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人：豐高耕平 , TOYOTAKA, KOUHEI
IPC分类号： G11C19/28
CPC分类号： H03K19/0013 , G11C19/184 , G11C19/28 , H03K19/096 , H03K23/44

5. 发明专利

TWI381641B 分頻器有权
简体标题：分频器
公开(公告)号：TWI381641B
公开(公告)日：2013-01-01
申请号：TW093131889
申请日：2004-10-20
申请人：意法易利信股份有限公司 , ST-ERICSSON SA
发明人：愛得沃爾斐迪南史提佛爾特 , STIKVOORT, EDUARD FERDINAND , 米海愛得瑞恩提伯魯山得藍奴 , SANDULEANU, MIHAI ADRIAN TIBERIU
IPC分类号： H03K23/00
CPC分类号： H03K23/44 , H03K23/542

6. 发明专利

TW200520387A 可程式低功率高頻除法器 PROGRAMMABLE LOW-POWER HIGH-FREQUENCY DIVIDER 失效
简体标题：可进程低功率高频除法器 PROGRAMMABLE LOW-POWER HIGH-FREQUENCY DIVIDER
公开(公告)号：TW200520387A
公开(公告)日：2005-06-16
申请号：TW093126169
申请日：2004-08-31
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：約翰S 奧斯汀 AUSTIN, JOHN S. , 瑞凱爾卡 KELLAR, RAM , 普瑞帝思亞佳瑞真 THIAGARAJAN, PRADEEP
IPC分类号： H03K
CPC分类号： H03K23/667 , H03K5/04 , H03K5/05 , H03K5/1565 , H03K21/10 , H03K21/38 , H03K23/44 , H03K23/52
摘要：快速鎖存器包含：一反及級，用以接收一時脈訊號與一資料輸入訊號；一時控反向器級，其第一輸入耦合至反及級之輸出，且其第二輸入耦合至時脈訊號；一第一反向器級，其第一輸入耦合至時控反向器之一輸出，且其第二輸入耦合至一重置訊號；以及一第二反向器級，具有一輸出，第二反向器級之一輸入耦合至第一反向器級之輸出。此快速鎖存器適於使用在說明中之頻率除法器電路，使用快速鎖存器的頻率除法器同質電路、未使用快速鎖存器的特殊3／4除法器與2除法器亦被揭露。
简体摘要：快速锁存器包含：一反及级，用以接收一时脉信号与一数据输入信号；一时控反向器级，其第一输入耦合至反及级之输出，且其第二输入耦合至时脉信号；一第一反向器级，其第一输入耦合至时控反向器之一输出，且其第二输入耦合至一重置信号；以及一第二反向器级，具有一输出，第二反向器级之一输入耦合至第一反向器级之输出。此快速锁存器适于使用在说明中之频率除法器电路，使用快速锁存器的频率除法器同质电路、未使用快速锁存器的特殊3／4除法器与2除法器亦被揭露。

7. 发明专利

TWI537818B 除法器電路及使用其之半導體裝置有权
简体标题：除法器电路及使用其之半导体设备
公开(公告)号：TWI537818B
公开(公告)日：2016-06-11
申请号：TW101117379
申请日：2012-05-16
申请人：半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人：藤田雅史 , FUJITA, MASASHI , 前橋幸男 , MAEHASHI, YUKIO
IPC分类号： G06F7/44
CPC分类号： H03K3/356156 , H03K21/023 , H03K23/44 , H03K23/52

8. 发明专利

TW201601161A 脈衝訊號輸出電路及移位暫存器审中-公开
简体标题：脉冲信号输出电路及移位寄存器
公开(公告)号：TW201601161A
公开(公告)日：2016-01-01
申请号：TW104131466
申请日：2011-02-16
申请人：半導體能源研究所股份有限公司 , SEMICONDUCTOR ENERGY LABORATORY CO., LTD.
发明人：豐高耕平 , TOYOTAKA, KOUHEI
IPC分类号： G11C19/28
CPC分类号： H03K19/0013 , G11C19/184 , G11C19/28 , H03K19/096 , H03K23/44
摘要：本發明的目的在於設置能夠穩定操作之脈衝訊號輸出電路以及包括該脈衝訊號輸出電路的移位暫存器。在該脈衝訊號輸出電路的實施例中，電晶體具有源極端子或汲極端子，係連接到具有形成該脈衝訊號輸出電路的輸出端子之源極端子或汲極端子的另一電晶體之閘極電極，該電晶體的該通道長度長於另一電晶體的該通道長度。藉此，可減少修改另一電晶體的該閘極電位之漏電流量，及可防止該脈衝訊號輸出電路的故障。
简体摘要：本发明的目的在于设置能够稳定操作之脉冲信号输出电路以及包括该脉冲信号输出电路的移位寄存器。在该脉冲信号输出电路的实施例中，晶体管具有源极端子或汲极端子，系连接到具有形成该脉冲信号输出电路的输出端子之源极端子或汲极端子的另一晶体管之闸极电极，该晶体管的该信道长度长于另一晶体管的该信道长度。借此，可减少修改另一晶体管的该闸极电位之漏电流量，及可防止该脉冲信号输出电路的故障。

9. 发明专利

TWI324289B 用於除以時脈信號之方法及裝置 METHODS AND APPARATUS FOR DIVIDING A CLOCK SIGNAL 有权
简体标题：用于除以时脉信号之方法及设备 METHODS AND APPARATUS FOR DIVIDING A CLOCK SIGNAL
公开(公告)号：TWI324289B
公开(公告)日：2010-05-01
申请号：TW095126145
申请日：2006-07-18
申请人：美光科技公司
发明人：林芬
IPC分类号： G06F
CPC分类号： H03K23/44 , G06F1/04 , H03K23/60
摘要：本發明揭示一種真單相邏輯時脈除法器(20)，其係配置成用以採用二、三、四或六之增量除以一時脈信號(46)。因為該真單相邏輯時脈除法器(20)係基於真單相邏輯而不是靜態邏輯，所以該真單相邏輯時脈除法器(20)能夠可靠地除以基於靜態邏輯閘之時脈除法器無法可靠地除以之時脈信號(46)。本發明亦揭示一種方法，其包含接收一頻率在2.5千兆赫與4千兆赫之間的輸入信號(46)以及產生一頻率為該輸入信號之頻率之大約三分之一的輸出信號(54)。【創作特點】以下陳述範疇與最初所要求之本發明相稱的某些方面。應明白，呈現此等方面僅僅係為了為讀者提供本發明可能採取之某些形式的簡要概述，而且，此等方面並非意欲限制本發明之範疇。實際上，本發明可包含以下未加陳述的各種方面。
揭示一種真單相邏輯時脈除法器，其係配置成用以採用二、三、四或六之增量除以一時脈信號。因為該真單相邏輯時脈除法器係基於真單相邏輯而不是靜態邏輯，所以該真單相邏輯時脈除法器能夠可靠地除以基於靜態邏輯閘之時脈除法器無法可靠地除以之時脈信號。亦揭示一種方法，其包含接收一頻率在2.5千兆赫與4千兆赫之間的輸入信號以及產生一頻率為該輸入信號之頻率之大約三分之一的輸出信號。
简体摘要：本发明揭示一种真单相逻辑时脉除法器(20)，其系配置成用以采用二、三、四或六之增量除以一时脉信号(46)。因为该真单相逻辑时脉除法器(20)系基于真单相逻辑而不是静态逻辑，所以该真单相逻辑时脉除法器(20)能够可靠地除以基于静态逻辑门之时脉除法器无法可靠地除以之时脉信号(46)。本发明亦揭示一种方法，其包含接收一频率在2.5千兆赫与4千兆赫之间的输入信号(46)以及产生一频率为该输入信号之频率之大约三分之一的输出信号(54)。【创作特点】以下陈述范畴与最初所要求之本发明相称的某些方面。应明白，呈现此等方面仅仅系为了为读者提供本发明可能采取之某些形式的简要概述，而且，此等方面并非意欲限制本发明之范畴。实际上，本发明可包含以下未加陈述的各种方面。揭示一种真单相逻辑时脉除法器，其系配置成用以采用二、三、四或六之增量除以一时脉信号。因为该真单相逻辑时脉除法器系基于真单相逻辑而不是静态逻辑，所以该真单相逻辑时脉除法器能够可靠地除以基于静态逻辑门之时脉除法器无法可靠地除以之时脉信号。亦揭示一种方法，其包含接收一频率在2.5千兆赫与4千兆赫之间的输入信号以及产生一频率为该输入信号之频率之大约三分之一的输出信号。

10. 发明专利

TW200522518A 預定標器 PRESCALER 审中-公开
简体标题：预定标器 PRESCALER
公开(公告)号：TW200522518A
公开(公告)日：2005-07-01
申请号：TW093131891
申请日：2004-10-20
申请人：皇家飛利浦電子股份有限公司 KONINKLIJKE PHILIPS ELECTRONICS N.V.
发明人：米海愛得瑞恩提伯魯山得藍奴 SANDULEANU, MIHAI ADRIAN TIBERIU , 愛得沃爾斐迪南史提佛爾特 STIKVOORT, EDUARD FERDINAND
IPC分类号： H03K
CPC分类号： H03K23/44 , H03K23/542
摘要：本發明揭示一種預定標器，其包含耦合至一第二正反器(F2)的一第一正反器(F1)。各正反器包含一鎖存器(M1、M2、M3、M4)，其具有耦合至個別第一NOR電路(M8、M9、M10)及第二NOR電路(M5、M6、M7)的一第一輸入(R)及一第二輸入(S)。
简体摘要：本发明揭示一种预定标器，其包含耦合至一第二正反器(F2)的一第一正反器(F1)。各正反器包含一锁存器(M1、M2、M3、M4)，其具有耦合至个别第一NOR电路(M8、M9、M10)及第二NOR电路(M5、M6、M7)的一第一输入(R)及一第二输入(S)。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式