会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 4. 发明专利
    • 驅動器電路
    • 驱动器电路
    • TW201737670A
    • 2017-10-16
    • TW106108239
    • 2017-03-14
    • 聯發科技股份有限公司MEDIATEK INC.
    • 阿里 塔梅爾穆罕默德ALI, TAMER MOHAMMED
    • H04L25/02
    • H03K17/687H04B3/00H04L25/026
    • 一種驅動器電路,包括:具有一第一控制端和一第一輸出端的一第一電晶體;具有一第二控制端和一第二輸出端的一第二電晶體;具有耦接於該第一輸出端的一第三輸出端的一第三電晶體;具有耦接於該第二輸出端的一第四輸出端的一第四電晶體;連接到該第一控制端的一第一驅動級,該第一驅動級包括具有一第一速度的一第一驅動器和具有比該第一速度慢的一第二速度的一第二驅動器;以及連接到該第二控制端的一第二驅動級,該第二驅動級包括具有一第三速度的一第三驅動器和具有比該第三速度慢的一第四速度的一第四驅動器。
    • 一种驱动器电路,包括:具有一第一控制端和一第一输出端的一第一晶体管;具有一第二控制端和一第二输出端的一第二晶体管;具有耦接于该第一输出端的一第三输出端的一第三晶体管;具有耦接于该第二输出端的一第四输出端的一第四晶体管;连接到该第一控制端的一第一驱动级,该第一驱动级包括具有一第一速度的一第一驱动器和具有比该第一速度慢的一第二速度的一第二驱动器;以及连接到该第二控制端的一第二驱动级,该第二驱动级包括具有一第三速度的一第三驱动器和具有比该第三速度慢的一第四速度的一第四驱动器。
    • 7. 发明专利
    • 用以突破發送器電路性能限制之元件
    • 用以突破发送器电路性能限制之组件
    • TW201436477A
    • 2014-09-16
    • TW102129322
    • 2013-08-15
    • 矽像公司SILICON IMAGE, INC.
    • 亞瓜哇 維那亞克AGRAWAL, VINAYAK沙瑪 那密塔SHARMA, NAMRTA拉瑪普蘭 迪帕克RAMAPURAM, DEEPAK
    • H04B1/04
    • H04L25/028H04B1/04H04L25/026
    • 本發明之實施例大體而言是針對突破發送器電路動作性能限制之元素。一種設備之一實施例用以驅動資料於,包含一第一輸出終端及一第二輸出終端之一差動通道,而其包含一差動驅動器電路;及一第一前級驅動器及一第二前級驅動器,其中每一前級驅動器有一輸出,其中設備的該第一輸出終端連接至該輸出的第一前級驅動器,及設備的該第二輸出終端連接至該輸出的第二前級驅動器,其中每一前級驅動器包含一或更多電容器,每一電容器的第一端被連接至該輸出的該前級驅動器及每一電容器的第二端被連接至一次前級驅動器電路。
    • 本发明之实施例大体而言是针对突破发送器电路动作性能限制之元素。一种设备之一实施例用以驱动数据于,包含一第一输出终端及一第二输出终端之一差动信道,而其包含一差动驱动器电路;及一第一前级驱动器及一第二前级驱动器,其中每一前级驱动器有一输出,其中设备的该第一输出终端连接至该输出的第一前级驱动器,及设备的该第二输出终端连接至该输出的第二前级驱动器,其中每一前级驱动器包含一或更多电容器,每一电容器的第一端被连接至该输出的该前级驱动器及每一电容器的第二端被连接至一次前级驱动器电路。
    • 8. 发明专利
    • 一種以電流方式分離混和訊號的收發器 TRANSCEIVER CIRCUIT CAPABLE OF SEPARATING HYBRID SIGNAL BY CURRENT
    • 一种以电流方式分离混和信号的收发器 TRANSCEIVER CIRCUIT CAPABLE OF SEPARATING HYBRID SIGNAL BY CURRENT
    • TWI342679B
    • 2011-05-21
    • TW096117201
    • 2007-05-15
    • 智微科技股份有限公司
    • 黃怡仁黃振宇
    • H04BH03M
    • H04L25/0294H04L25/026H04L25/0282
    • 以電流方式分離混和訊號的收發器包含一收發端,用以傳送及接收訊號;數位/類比轉換模組,包含輸入端,用以接收第一數位訊號;第一輸出端,耦接於該收發端,用以輸出第一電流訊號;及第二輸出端,用以輸出第二電流訊號;其中該數位/類比轉換模組係用來將該第一數位訊號轉換成該第一電流訊號與該第二電流訊號,且該第一電流訊號與該第二電流訊號成一比例關係;及接收端電路,耦接於該收發端及該數位/類比轉換模組之該第二輸出端。該第二電流訊號為模擬傳送訊號,用來消除自身所傳送的訊號,使得接收端電路得以接收遠端所傳送的訊號。
    • 以电流方式分离混和信号的收发器包含一收发端,用以发送及接收信号;数码/模拟转换模块,包含输入端,用以接收第一数码信号;第一输出端,耦接于该收发端,用以输出第一电流信号;及第二输出端,用以输出第二电流信号;其中该数码/模拟转换模块系用来将该第一数码信号转换成该第一电流信号与该第二电流信号,且该第一电流信号与该第二电流信号成一比例关系;及接收端电路,耦接于该收发端及该数码/模拟转换模块之该第二输出端。该第二电流信号为仿真发送信号,用来消除自身所发送的信号,使得接收端电路得以接收远程所发送的信号。
    • 10. 发明专利
    • 電路模組架構用方向性非對稱信號搖擺滙流排系統
    • 电路模块架构用方向性非对称信号摇摆汇流排系统
    • TW258800B
    • 1995-10-01
    • TW083106513
    • 1994-07-16
    • 單石系統技術股份有限公司
    • 李傑文梁永裕許夫傑
    • G06F
    • H04L25/028G06F13/40G06F13/4072G06F13/4077H04L25/026H04L25/0292Y02D10/14Y02D10/151
    • 本發明係關於一種記憶裝置,其利用經由一單一方向性非對稱信號擺幅(DASS)匯流排而平行耦合至一組主I/O模組的多數個記憶模組。這構造提供一種I/O架構,其具有供應電壓一半附近的擺幅、高產量、高資料帶寬、短存取時間、低潛伏期以及高雜訊免疫性。該記憶裝置採用在各記憶模組內包含一組改良位址順序電路和一組資料放大器的改良行存取電路。
      該記憶裝置包含一組再同步電路,其允許該裝置使用相同插銷而能同步且不同步地操作。
      各記憶模組具有獨立的位址和命令解碼器以引動獨立的操作。因此,只當在該特定模組內之一記憶存取操作被進行時該記憶模組才被DASS匯流排上之命令所啟動。
      該記憶裝置包含多餘記憶模組以取代缺陷記憶模組。取代操作可經由DASS匯流排上之命令而被施行。
      該記憶裝置可被組態成為同時地將一單一輸入資料流寫至多個記憶模組或者進行高速交錯式讀取和寫入操作。
      在一實施例中,多個記憶裝置被耦合至一共同、高速 I/O匯流排而在記憶模組中不需有大匯流排驅動器和複數匯流排接收器。
    • 本发明系关于一种记忆设备,其利用经由一单一方向性非对称信号摆幅(DASS)总线而平行耦合至一组主I/O模块的多数个记忆模块。这构造提供一种I/O架构,其具有供应电压一半附近的摆幅、高产量、高数据带宽、短存取时间、低潜伏期以及高噪声免疫性。该记忆设备采用在各记忆模块内包含一组改良位址顺序电路和一组数据放大器的改良行存取电路。 该记忆设备包含一组再同步电路,其允许该设备使用相同插销而能同步且不同步地操作。 各记忆模块具有独立的位址和命令译码器以引动独立的操作。因此,只当在该特定模块内之一记忆存取操作被进行时该记忆模块才被DASS总线上之命令所启动。 该记忆设备包含多余记忆模块以取代缺陷记忆模块。取代操作可经由DASS总线上之命令而被施行。 该记忆设备可被组态成为同时地将一单一输入数据流写至多个记忆模块或者进行高速交错式读取和写入操作。 在一实施例中,多个记忆设备被耦合至一共同、高速 I/O总线而在记忆模块中不需有大总线驱动器和复数总线接收器。