专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW388147B 管線類比至數位轉換失效
简体标题：管线模拟至数码转换
公开(公告)号：TW388147B
公开(公告)日：2000-04-21
申请号：TW086118910
申请日：1997-12-15
申请人： LM艾瑞克生電話公司
发明人：司馮特辛格奈爾 , 般吉特愛理克瓊森 , 海樂格史坦史東 , 譚新松
IPC分类号： H03M
CPC分类号： H03M1/0687 , H03M1/0682 , H03M1/442 , H03M1/72
摘要：根據新發明會產生Gray編碼數位輸出訊號的演算法來執行數位輸入訊號的管線A/D轉換。一管線A/D轉換器包含一些類比輸入訊號會增值的階梯級數，每個級數通常會產生一數位輸出訊號的輸出位元，並且進一步處理管線訊號。根據創新的Gray編碼演算法，一級數內產生的輸出位元會決定級數的管線訊號是否反相。在根據本發明以 Gray編碼演算法為基礎的管線A/D轉換器內，偏移誤差的累積大體上來說非常少。更進一步，事實上數位控制的訊號反相可得到更精確的實行，進一步改善創新的管線 A/D轉換器之效能。在本發明的另一個具體實施例內，會將Gray編碼演算法修改，以形成可對低階裝置進行計算實施的第二演算法。
简体摘要：根据新发明会产生Gray编码数码输出信号的算法来运行数码输入信号的管线A/D转换。一管线A/D转换器包含一些模拟输入信号会增值的阶梯级数，每个级数通常会产生一数码输出信号的输出比特，并且进一步处理管线信号。根据创新的Gray编码算法，一级数内产生的输出比特会决定级数的管线信号是否反相。在根据本发明以 Gray编码算法为基础的管线A/D转换器内，偏移误差的累积大体上来说非常少。更进一步，事实上数码控制的信号反相可得到更精确的实行，进一步改善创新的管线 A/D转换器之性能。在本发明的另一个具体实施例内，会将Gray编码算法修改，以形成可对低级设备进行计算实施的第二算法。

2. 发明专利

TWI508459B 用於管線類比數位轉換器之１－位元單元電路有权
简体标题：用于管线模拟数码转换器之１－比特单元电路
公开(公告)号：TWI508459B
公开(公告)日：2015-11-11
申请号：TW101136840
申请日：2009-07-31
申请人：晨星半導體股份有限公司 , MSTAR SEMICONDUCTOR, INC.
发明人：居涅堤勃尼特 , GINETTI, BERNARD
IPC分类号： H03M1/34
CPC分类号： H03M1/442

3. 发明专利

TW201412026A 用以校準管線式類比至數位轉換器中級段之方法及裝置审中-公开
简体标题：用以校准管线式模拟至数码转换器中级段之方法及设备
公开(公告)号：TW201412026A
公开(公告)日：2014-03-16
申请号：TW102129790
申请日：2013-08-20
申请人：赫梯微波挪威股份有限公司 , HITTITE MICROWAVE NORWAY AS
发明人：赫尼斯比優那 , HERNES, BJORNAR
IPC分类号： H03M1/12
CPC分类号： H03M1/1061 , H03M1/0695 , H03M1/167 , H03M1/442
摘要：本案提供一種用以控制管線式類比至數位轉換器中級段校準之方法及裝置。
简体摘要：本案提供一种用以控制管线式模拟至数码转换器中级段校准之方法及设备。

4. 发明专利

TW201101701A 用於管線類比數位轉換器之１－位元單元電路审中-公开
简体标题：用于管线模拟数码转换器之１－比特单元电路
公开(公告)号：TW201101701A
公开(公告)日：2011-01-01
申请号：TW098125838
申请日：2009-07-31
申请人：晨星半導體股份有限公司
发明人：居涅堤勃尼特
IPC分类号： H03M
CPC分类号： H03M1/442
摘要：本發明揭露一種用於管線類比數位轉換器之1-位元單元(cell)電路,該1-位元單元電路包含一參考緩衝器,係用以提供一參考電壓;一取樣及電荷轉移電路,係用以接收一輸入信號以產生一輸出信號;以及一傾卸電路,係用以傾卸該參考電壓;其中該參考緩衝器係依該輸入信號選擇性地連接至該取樣及電荷轉移電路或該傾卸電路。
简体摘要：本发明揭露一种用于管线模拟数码转换器之1-比特单元(cell)电路,该1-比特单元电路包含一参考缓冲器,系用以提供一参考电压;一采样及电荷转移电路,系用以接收一输入信号以产生一输出信号;以及一倾卸电路,系用以倾卸该参考电压;其中该参考缓冲器系依该输入信号选择性地连接至该采样及电荷转移电路或该倾卸电路。

5. 发明专利

TWI516034B 用以校準管線類比至數位轉換器之方法與裝置有权
简体标题：用以校准管线模拟至数码转换器之方法与设备
公开(公告)号：TWI516034B
公开(公告)日：2016-01-01
申请号：TW101135604
申请日：2012-09-27
申请人：赫梯微波公司 , HITTITE MICROWAVE CORPORATION
发明人：赫米斯比優那 , HERNES, BJORNAR
IPC分类号： H03M1/10 , H03M1/12
CPC分类号： H03M1/1057 , H03M1/0695 , H03M1/1215 , H03M1/168 , H03M1/442

6. 发明专利

TW201244380A 切換式電容電路及管路式類比至數位轉換器 SWITCHED-CAPACITOR CIRCUIT AND PIPELINED ANALOG-TO-DIGITAL CONVERTER 审中-公开
简体标题：切换式电容电路及管路式模拟至数码转换器 SWITCHED-CAPACITOR CIRCUIT AND PIPELINED ANALOG-TO-DIGITAL CONVERTER
公开(公告)号：TW201244380A
公开(公告)日：2012-11-01
申请号：TW100115437
申请日：2011-05-03
申请人：奇景光電股份有限公司
发明人：林進富 , 黃嘉玄
IPC分类号： H03M , H03F
CPC分类号： H03K5/00 , H03F3/005 , H03F3/45475 , H03F3/45986 , H03M1/0604 , H03M1/0695 , H03M1/442
摘要：一種切換式電容電路(switched-capacitor circuit),其包含一第一取樣電容、一第二取樣電容、一運算放大器(op-amp)、一第三電容以及一第四電容。第一取樣電容係用來在一取樣階段時,取樣一輸入訊號;第二取樣電容係用來在取樣階段時取樣輸入訊號。其中,在一第一放大階段時,第三電容儲存運算放大器的一偏移電壓(offset voltage),第四電容暫存第一取樣電容及第二取樣電容傳來的電荷,在一第二放大階段時,第四電容將所存的電荷歸還給第一取樣電容及第二取樣電容。
简体摘要：一种切换式电容电路(switched-capacitor circuit),其包含一第一采样电容、一第二采样电容、一运算放大器(op-amp)、一第三电容以及一第四电容。第一采样电容系用来在一采样阶段时,采样一输入信号;第二采样电容系用来在采样阶段时采样输入信号。其中,在一第一放大阶段时,第三电容存储运算放大器的一偏移电压(offset voltage),第四电容暂存第一采样电容及第二采样电容传来的电荷,在一第二放大阶段时,第四电容将所存的电荷归还给第一采样电容及第二采样电容。

7. 发明专利

TW200620844A 電子電路裝置 ELECTRONIC CIRCUIT DEVICE 失效
简体标题：电子电路设备 ELECTRONIC CIRCUIT DEVICE
公开(公告)号：TW200620844A
公开(公告)日：2006-06-16
申请号：TW094119316
申请日：2005-06-10
申请人：夏普股份有限公司 SHARP KABUSHIKI KAISHA
发明人：松井裕文 MATSUI, HIROFUMI , 飯塚邦彥 IIZUKA, KUNIHIKO
IPC分类号： H03M
CPC分类号： H03M1/002 , H03M1/442
摘要：包含類比電路之電路(1a)係處理類比輸入信號(Vin)。此外，包含類比電路之電路(1a)係輸出係數s1並輸入至係數檢測／控制電路(1b)，該係數s1係表示包含類比電路之電路(1a)所具備之類比電路之特定特性者。係數檢測／控制電路(1b)係藉由使係數s1作為信號值處理並檢測，以檢測上述類比電路之特性。係數檢測／控制電路(1b)係輸出控制信號s2並輸入至包含類比電路之電路(1a)，該控制信號s2係對應所得到之係數s1之檢測結果者。係數檢測／控制電路(1b)藉此調整上述類比電路之動作狀態而控制包含類比電路之電路(1a)之動作。藉此，可實現一種電子電路裝置，其係可高精度地使用所製造之類比電路，並且可降低該類比電路之消耗電力及電路規模。
简体摘要：包含模拟电路之电路(1a)系处理模拟输入信号(Vin)。此外，包含模拟电路之电路(1a)系输出系数s1并输入至系数检测／控制电路(1b)，该系数s1系表示包含模拟电路之电路(1a)所具备之模拟电路之特定特性者。系数检测／控制电路(1b)系借由使系数s1作为信号值处理并检测，以检测上述模拟电路之特性。系数检测／控制电路(1b)系输出控制信号s2并输入至包含模拟电路之电路(1a)，该控制信号s2系对应所得到之系数s1之检测结果者。系数检测／控制电路(1b)借此调整上述模拟电路之动作状态而控制包含模拟电路之电路(1a)之动作。借此，可实现一种电子电路设备，其系可高精度地使用所制造之模拟电路，并且可降低该模拟电路之消耗电力及电路规模。

8. 发明专利

TW469704B 用於管線類比至數位(A/D)轉換器之數位邏輯修正電路失效
简体标题：用于管线模拟至数码(A/D)转换器之数码逻辑修正电路
公开(公告)号：TW469704B
公开(公告)日：2001-12-21
申请号：TW089118028
申请日：2000-09-04
申请人：高級微裝置公司
发明人：江美玲
IPC分类号： H03M
CPC分类号： H03M1/0695 , H03M1/0624 , H03M1/442
摘要：一個數位邏輯修正(DLC)電路(68)，該數位邏輯修正(DLC)電路(68)可以應用在管線(pipeline)類比至數位(A/D)之轉換器(60)，而管線(pipeline)類比至數位(A/D)之轉換器(60)在結構上有多重之閘極，每一閘極都會產生至少一對的數位輸出，而從這些數位輸出，可以得到某一個類比輸入信號之數位表示法。DLC電路(68)包含有一個加法器(176)，而該加法器(176)有多重之輸入端和輸出端。DLC電路(68)有許多的數位延遲單元群，而每一數位延遲單元群包含至少一個數位延遲器(170)、數位延遲單元群的一個輸入端(172)係用來接收相對的數位輸出位元，而數位延遲單元群的一個輸出端(174)係用來提供一個到其個別對應加法器輸入端的延遲數位輸出位元。DLC電路(68)有一個時序產生器(70)，而該時序產生器(70)可以產生時序信號給DLC電路(68)，以使每一個數位延遲單元群的輸出信號在資料有效期間到達加法器輸入端變得同步。在以上的裝置中，有一個主要時序信號加在每一相隔閘極的數位延遲單元群上，而次要時序信號加在其餘的數位延遲單元群上，主要時序信號和次要時序信號所施加的時間點是要有效地延遲每一個閘極上的數位輸出位元，而此延遲的動作係透過個別所屬的數位延遲單元群而達成，延遲之後會使得數位輸出位元在資料有效期間到達加法器的輸入端，因此加法器(176)會在其輸出端產生代表類比輸入信號的數位表示式。
简体摘要：一个数码逻辑修正(DLC)电路(68)，该数码逻辑修正(DLC)电路(68)可以应用在管线(pipeline)模拟至数码(A/D)之转换器(60)，而管线(pipeline)模拟至数码(A/D)之转换器(60)在结构上有多重之闸极，每一闸极都会产生至少一对的数码输出，而从这些数码输出，可以得到某一个模拟输入信号之数码表示法。DLC电路(68)包含有一个加法器(176)，而该加法器(176)有多重之输入端和输出端。DLC电路(68)有许多的数码延迟单元群，而每一数码延迟单元群包含至少一个数码延迟器(170)、数码延迟单元群的一个输入端(172)系用来接收相对的数码输出比特，而数码延迟单元群的一个输出端(174)系用来提供一个到其个别对应加法器输入端的延迟数码输出比特。DLC电路(68)有一个时序产生器(70)，而该时序产生器(70)可以产生时序信号给DLC电路(68)，以使每一个数码延迟单元群的输出信号在数据有效期间到达加法器输入端变得同步。在以上的设备中，有一个主要时序信号加在每一相隔闸极的数码延迟单元群上，而次要时序信号加在其余的数码延迟单元群上，主要时序信号和次要时序信号所施加的时间点是要有效地延迟每一个闸极上的数码输出比特，而此延迟的动作系透过个别所属的数码延迟单元群而达成，延迟之后会使得数码输出比特在数据有效期间到达加法器的输入端，因此加法器(176)会在其输出端产生代表模拟输入信号的数码表达式。

9. 发明专利

TW201720061A 自適應性調整編碼方式的方法及其數位校正電路审中-公开
简体标题：自适应性调整编码方式的方法及其数码校正电路
公开(公告)号：TW201720061A
公开(公告)日：2017-06-01
申请号：TW104139157
申请日：2015-11-25
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：林聖雄 , LIN, SHENG HSIUNG , 黃詩雄 , HUANG, SHIH HSIUNG
IPC分类号： H03M1/12
CPC分类号： H03M1/06 , H03M1/1038 , H03M1/442 , H03M1/468
摘要：一種自適應性調整編碼方式的方法及其數位校正電路。所述方法適用於連續逼近式類比數位轉換器中，其中所述方法係可先根據所獲知到的已完成的比較週期之個數，來決定是否對於各數位位元所相應的二進位權重進行調整，並且以藉此進行編碼及整合來產生出一第一編碼序列。接著，對於上述第一編碼序列則直接地進行關聯於未完成的比較週期之補償，以藉此產生出正確的數位輸出碼。
简体摘要：一种自适应性调整编码方式的方法及其数码校正电路。所述方法适用于连续逼近式模拟数码转换器中，其中所述方法系可先根据所获知到的已完成的比较周期之个数，来决定是否对于各数码比特所相应的二进制权重进行调整，并且以借此进行编码及集成来产生出一第一编码串行。接着，对于上述第一编码串行则直接地进行关联于未完成的比较周期之补偿，以借此产生出正确的数码输出码。

10. 发明专利

TWI572144B 自適應性調整編碼方式的方法及其數位校正電路有权
简体标题：自适应性调整编码方式的方法及其数码校正电路
公开(公告)号：TWI572144B
公开(公告)日：2017-02-21
申请号：TW104139157
申请日：2015-11-25
申请人：瑞昱半導體股份有限公司 , REALTEK SEMICONDUCTOR CORP.
发明人：林聖雄 , LIN, SHENG HSIUNG , 黃詩雄 , HUANG, SHIH HSIUNG
IPC分类号： H03M1/12
CPC分类号： H03M1/06 , H03M1/1038 , H03M1/442 , H03M1/468

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式