会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 4. 发明专利
    • 相位內插電路
    • 相位内插电路
    • TW201315155A
    • 2013-04-01
    • TW100133747
    • 2011-09-20
    • 凌陽科技股份有限公司SUNPLUS TECHNOLOGY CO., LTD.
    • 黃辰瑋HUANG, CHEN WEI
    • H03K5/13
    • H03K5/131H03K5/1565H03K2005/00052
    • 一種相位內插電路,包括第一多工器、第二多工器、內插器以及工作週期修正器。第一多工器接收多個偶次項信號。第二多工器接收多個奇次項信號。內插器透過第一多工器接收由所述多個偶次項信號之其一所構成的第一參考信號,並透過第二多工器接收由所述多個奇次項信號所構成的的第二參考信號。此外,內插器依據數位控制信號將第一參考信號與第二參考信號之間的相位差劃分成多個子相位,並選擇所述多個子相位之其一以產生差動輸入信號。工作週期修正器調整差動輸入信號的工作週期,以產生工作週期為50%的差動輸出信號。
    • 一种相位内插电路,包括第一多任务器、第二多任务器、内插器以及工作周期修正器。第一多任务器接收多个偶次项信号。第二多任务器接收多个奇次项信号。内插器透过第一多任务器接收由所述多个偶次项信号之其一所构成的第一参考信号,并透过第二多任务器接收由所述多个奇次项信号所构成的的第二参考信号。此外,内插器依据数码控制信号将第一参考信号与第二参考信号之间的相位差划分成多个子相位,并选择所述多个子相位之其一以产生差动输入信号。工作周期修正器调整差动输入信号的工作周期,以产生工作周期为50%的差动输出信号。
    • 5. 发明专利
    • 時脈控制電路及具有該時脈控制電路之半導體記憶裝置 CLOCK CONTROL CIRCUIT AND A SEMICONDUCTOR MEMORY APPARATUS HAVING THE SAME
    • 时脉控制电路及具有该时脉控制电路之半导体记忆设备 CLOCK CONTROL CIRCUIT AND A SEMICONDUCTOR MEMORY APPARATUS HAVING THE SAME
    • TW200947464A
    • 2009-11-16
    • TW098108675
    • 2009-03-17
    • 海力士半導體股份有限公司
    • 金寬東
    • G11C
    • H03L7/0814H03K5/1254H03K5/13H03K2005/00052
    • 一種時脈控制電路包括:一時脈延遲裝置、一邊緣偵測裝置、一相位決定裝置以及一延遲控制裝置。該時脈延遲裝置係藉由延遲一上升時脈及下降時脈產生一延遲上升時脈及一延遲下降時脈,其係由時脈產生電路所移轉,以回應一控制信號,且傳送該延遲上升時脈及延遲下降時脈至一資料輸出緩衝。該邊緣偵測裝置偵測延遲上升時脈的邊緣時序及延遲下降時脈的邊緣時序之間的差異,以產生邊緣偵測信號。該相位決定裝置偵測每一邊緣偵測信號的工作比,以產生相位決定信號。該延遲控制裝置產生控制信號,以回應相位決定信號。
    • 一种时脉控制电路包括:一时脉延迟设备、一边缘侦测设备、一相位决定设备以及一延迟控制设备。该时脉延迟设备系借由延迟一上升时脉及下降时脉产生一延迟上升时脉及一延迟下降时脉,其系由时脉产生电路所移转,以回应一控制信号,且发送该延迟上升时脉及延迟下降时脉至一数据输出缓冲。该边缘侦测设备侦测延迟上升时脉的边缘时序及延迟下降时脉的边缘时序之间的差异,以产生边缘侦测信号。该相位决定设备侦测每一边缘侦测信号的工作比,以产生相位决定信号。该延迟控制设备产生控制信号,以回应相位决定信号。
    • 7. 发明专利
    • 相位偵測器、時脈與資料回復電路、以及相關之控制方法
    • 相位侦测器、时脉与数据回复电路、以及相关之控制方法
    • TW201711397A
    • 2017-03-16
    • TW104129329
    • 2015-09-04
    • 晨星半導體股份有限公司MSTAR SEMICONDUCTOR, INC
    • 翁孟澤WENG, MENG TSE李俊毅LEE, JIUNN YIH
    • H03L7/085
    • H03K5/13H03K21/026H03K2005/00052H03L7/0807H03L7/085H04L7/033H04L7/04
    • 本發明之實施例提供一相位偵測器,其用以產生並提供數個相位更正資料至一時脈產生器,以提供一本地時脈信號。該相位偵測器包含有一資料取樣器以及一數位邏輯電路。該資料取樣器依據該本地時脈信號以及一反相本地時脈信號,以一符號速度(symbol rate)的兩倍速,提供數個信號樣本。該等信號樣本包含有至少一第一符號樣本以及一第二符號樣本。該第二符號樣本發生晚於該第一符號樣本一符號週期。該信號樣本另包含有一內插樣本,發生於該第一與第二符號樣本之間。該數位邏輯電路比較該第一符號樣本與該內插樣本,以產生一前相位更正資料,以及比較該第二符號樣本與該內插樣本,以產生一後相位更正資料。相較於該後相位更正資料,該前相位更正資料比較早被產生。該本地時脈信號與該反相本地時脈信號的相位大致相反。
    • 本发明之实施例提供一相位侦测器,其用以产生并提供数个相位更正数据至一时脉产生器,以提供一本地时脉信号。该相位侦测器包含有一数据采样器以及一数码逻辑电路。该数据采样器依据该本地时脉信号以及一反相本地时脉信号,以一符号速度(symbol rate)的两倍速,提供数个信号样本。该等信号样本包含有至少一第一符号样本以及一第二符号样本。该第二符号样本发生晚于该第一符号样本一符号周期。该信号样本另包含有一内插样本,发生于该第一与第二符号样本之间。该数码逻辑电路比较该第一符号样本与该内插样本,以产生一前相位更正数据,以及比较该第二符号样本与该内插样本,以产生一后相位更正数据。相较于该后相位更正数据,该前相位更正数据比较早被产生。该本地时脉信号与该反相本地时脉信号的相位大致相反。