专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201810026A 用於在計算環境中資料之邏輯處理的暫存器檔案之延伸审中-公开
简体标题：用于在计算环境中数据之逻辑处理的寄存器文档之延伸
公开(公告)号：TW201810026A
公开(公告)日：2018-03-16
申请号：TW106115997
申请日：2017-05-15
申请人：英特爾股份有限公司 , INTEL CORPORATION
发明人：艾肯尼莫勒托瑪士 , AKENINE-MOLLER, TOMAS G.
IPC分类号： G06F9/30 , G06F9/305 , G06F13/18
CPC分类号： G06F9/30138 , G06F9/30032 , G06F9/30141 , G06F9/3016 , G06F12/0875 , G06F2212/452
摘要：本文說明一種用於在計算環境中促進暫存器檔案之延伸的機制。如本文中所說明之實施例的方法包括在延伸暫存器檔案裡面促進施行與一指令有關之一或多個任務，其中該一或多個任務係由在一計算裝置之該延伸暫存器檔案裡面主控的一延伸機制所施行。
简体摘要：本文说明一种用于在计算环境中促进寄存器文档之延伸的机制。如本文中所说明之实施例的方法包括在延伸寄存器文档里面促进施行与一指令有关之一或多个任务，其中该一或多个任务系由在一计算设备之该延伸寄存器文档里面主控的一延伸机制所施行。

2. 发明专利

TW201403468A 將非連續指令說明符變換為連續指令說明符审中-公开
简体标题：将非连续指令说明符变换为连续指令说明符
公开(公告)号：TW201403468A
公开(公告)日：2014-01-16
申请号：TW102107380
申请日：2013-03-01
申请人：萬國商業機器公司 , INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：齊史溫麥克K , GSCHWIND, MICHAEL K.
IPC分类号： G06F9/30 , G06F9/455
CPC分类号： G06F9/30181 , G06F8/52 , G06F9/30036 , G06F9/30138 , G06F9/3016 , G06F9/30174 , G06F9/342 , G06F9/45516
摘要：促進包括非連續說明符之指令的模擬。一非連續說明符使用一指令的多個欄位來指定該指令之一資源，諸如一暫存器。舉例而言，該指令之多個欄位(例如，兩個欄位)包括一起指明待由該指令使用之一特定暫存器的位元。將在一電腦系統架構中定義之指令的非連續說明符變換(transformed)至可由在另一電腦系統架構中定義之指令使用的連續說明符。在該另一電腦系統架構中定義之該等指令模擬針對該一電腦系統架構定義的該等指令。
简体摘要：促进包括非连续说明符之指令的仿真。一非连续说明符使用一指令的多个字段来指定该指令之一资源，诸如一寄存器。举例而言，该指令之多个字段(例如，两个字段)包括一起指明待由该指令使用之一特定寄存器的比特。将在一电脑系统架构中定义之指令的非连续说明符变换(transformed)至可由在另一电脑系统架构中定义之指令使用的连续说明符。在该另一电脑系统架构中定义之该等指令仿真针对该一电脑系统架构定义的该等指令。

3. 发明专利

TW201118725A 微處理器及用於提高微處理器精確度積和演算之方法 MICROPROCESSOR AND METHOD FOR ENHANCED PRECISION SUM-OF-PRODUCTS CALCULATION ON A MICROPROCESSOR 审中-公开
简体标题：微处理器及用于提高微处理器精确度积和演算之方法 MICROPROCESSOR AND METHOD FOR ENHANCED PRECISION SUM-OF-PRODUCTS CALCULATION ON A MICROPROCESSOR
公开(公告)号：TW201118725A
公开(公告)日：2011-06-01
申请号：TW099140470
申请日：2010-11-24
申请人：勞布希馬丁
发明人：勞布希馬丁
IPC分类号： G06F
CPC分类号： G06F9/30014 , G06F7/49942 , G06F7/5443 , G06F9/30112 , G06F9/30138
摘要：一種微處理器(10)，其包括：至少一通用暫存器(12)，其配置成儲存及提供許多目的位元給一乘法單元(14)；一控制單元(18)，其調適成提供至少一「乘法高階運算」指令(20)與一「乘法高階與加法運算」指令(22)給該乘法單元。該乘法單元更配置成接收至少第一與第二來源運算元(24、26)，其每個具有許多相關來源位元與超過目的位元數目的相關來源位元數目之總數；連接至一暫存器延伸快取(28)包括至少一快取項目，其配置成儲存及提供許多精確度提高位元；及調適成儲存一結果運算元的目的部分在該通用暫存器、及儲存該結果運算元的精確度提高部分在該快取項目；當接收「乘法高階運算」指令時，該結果運算元是由一「乘法高階運算」產生，且當接收「乘法高階與加法運算」指令時，則由一「乘法高階與加法運算」產生。此外，描述一種視頻解碼裝置及一種用於提高微處理器精確度積和演算之方法。
简体摘要：一种微处理器(10)，其包括：至少一通用寄存器(12)，其配置成存储及提供许多目的比特给一乘法单元(14)；一控制单元(18)，其调适成提供至少一“乘法高级运算”指令(20)与一“乘法高级与加法运算”指令(22)给该乘法单元。该乘法单元更配置成接收至少第一与第二来源算子(24、26)，其每个具有许多相关来源比特与超过目的比特数目的相关来源比特数目之总数；连接至一寄存器延伸缓存(28)包括至少一缓存项目，其配置成存储及提供许多精确度提高比特；及调适成存储一结果算子的目的部分在该通用寄存器、及存储该结果算子的精确度提高部分在该缓存项目；当接收“乘法高级运算”指令时，该结果算子是由一“乘法高级运算”产生，且当接收“乘法高级与加法运算”指令时，则由一“乘法高级与加法运算”产生。此外，描述一种视频译码设备及一种用于提高微处理器精确度积和演算之方法。

4. 发明专利

TWI315034B 在暫存器與記憶體之間移動資料之資料處理設備及方法 A DATA PROCESSING APPARATUS AND METHOD FOR MOVING DATA BETWEEN REGISTERS AND MEMORY 有权
简体标题：在寄存器与内存之间移动数据之数据处理设备及方法 A DATA PROCESSING APPARATUS AND METHOD FOR MOVING DATA BETWEEN REGISTERS AND MEMORY
公开(公告)号：TWI315034B
公开(公告)日：2009-09-21
申请号：TW093124104
申请日：2004-08-11
申请人： ARM股份有限公司 ARM LIMITED
发明人：福德賽門安德魯 FORD, SIMON ANDREW , 席米斯多明尼克雨果 SYMES, DOMINIC HUGO , 羅斯安德魯克里斯朶夫 ROSE, ANDREW CHRISTOPHER , 陸茲大衛雷蒙 LUTZ, DAVID RAYMOND , 海德斯克里斯朶夫尼爾 HINDS, CHRISTOPHER NEAL
IPC分类号： G06F
CPC分类号： G06F9/3887 , G06F9/30032 , G06F9/30036 , G06F9/3004 , G06F9/30109 , G06F9/30112 , G06F9/30138 , G06F9/3822 , G06F9/3885
摘要：本發明提供一種於複數暫存器與記憶體間移動資料之資料處理設備及方法。該資料處理設備含有一暫存器資料儲存庫,其具有複數暫存器,操作為儲存複數資料元件。一處理器操作為對在該等暫存器之至少一者佔據複數不同平行處理徑之複數資料元件,平行執行一資料處理操作。亦提供存取邏輯於複數指定暫存器中該等複數徑之一選擇徑以及具有一結構形式之記憶體內之一結構間,移動複數資料元件,以回應一單一存取指令,該結構形式具有複數構件。該單一存取指令乃辨識於該結構形式內之該些構件數目,且該存取邏輯操作為當其移動時,安排該些複數資料元件,使得複數不同構件之複數資料元件,乃儲存於該選擇徑中複數不同指定暫存器內,同時於記憶體內該些資料元件以該結構儲存。
简体摘要：本发明提供一种于复数寄存器与内存间移动数据之数据处理设备及方法。该数据处理设备含有一寄存器数据存储库,其具有复数寄存器,操作为存储复数数据组件。一处理器操作为对在该等寄存器之至少一者占据复数不同平行处理径之复数数据组件,平行运行一数据处理操作。亦提供存取逻辑于复数指定寄存器中该等复数径之一选择径以及具有一结构形式之内存内之一结构间,移动复数数据组件,以回应一单一存取指令,该结构形式具有复数构件。该单一存取指令乃辨识于该结构形式内之该些构件数目,且该存取逻辑操作为当其移动时,安排该些复数数据组件,使得复数不同构件之复数数据组件,乃存储于该选择径中复数不同指定寄存器内,同时于内存内该些数据组件以该结构存储。

5. 发明专利

TW200821919A 映射為基礎之間接暫存器檔案存取的暫存器映射之單指令多資料導向管理的方法、系統與程式產品 METHOD, SYSTEM AND PROGRAM PRODUCT FOR SIMD-ORIENTED MANAGEMENT OF REGISTER MAPS FOR MAP-BASED INDIRECT REGISTER-FILE ACCESS 审中-公开
简体标题：映射为基础之间接寄存器文档存取的寄存器映射之单指令多数据导向管理的方法、系统与进程产品 METHOD, SYSTEM AND PROGRAM PRODUCT FOR SIMD-ORIENTED MANAGEMENT OF REGISTER MAPS FOR MAP-BASED INDIRECT REGISTER-FILE ACCESS
公开(公告)号：TW200821919A
公开(公告)日：2008-05-16
申请号：TW096106931
申请日：2007-03-01
申请人：萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：彼得G. 凱佩克 CAPEK, PETER G. , 傑弗瑞H. 德貝 DERBY, JEFFREY H. , 羅伯K. 孟特依 MONTOYE, ROBERT K.
IPC分类号： G06F
CPC分类号： G06F9/3012 , G06F9/3004 , G06F9/30098 , G06F9/3013 , G06F9/30138 , G06F9/30145 , G06F9/30167 , G06F9/35 , G06F9/384
摘要：提供手段供管理處理器內以映射為基礎之間接暫存器檔案存取的暫存器映射。該管理手段包含暫存器映射,暫存器映射包含一組映射,該組映射之每一個映射有複數個映射暫存器。一組實際暫存器由處理器透過該組映射之映射項目間接存取。在該組實際暫存器中實際暫存器之數目大於在該組映射中映射項目之數目,且該組映射之映射項目在任何給定時間僅參照該組實際暫存器之子集合。該手段包含管理暫存器映射之該組映射之多重映射項目的更新,其係藉由回應執行單一更新指令,更新該組映射之至少一映射之多重映射項目而達成。
简体摘要：提供手段供管理处理器内以映射为基础之间接寄存器文档存取的寄存器映射。该管理手段包含寄存器映射,寄存器映射包含一组映射,该组映射之每一个映射有复数个映射寄存器。一组实际寄存器由处理器透过该组映射之映射项目间接存取。在该组实际寄存器中实际寄存器之数目大于在该组映射中映射项目之数目,且该组映射之映射项目在任何给定时间仅参照该组实际寄存器之子集合。该手段包含管理寄存器映射之该组映射之多重映射项目的更新,其系借由回应运行单一更新指令,更新该组映射之至少一映射之多重映射项目而达成。

6. 发明专利

TW430769B 以短語指令實現複數暫存器之數據轉送的資訊處理裝置失效
简体标题：以短语指令实现复数寄存器之数据转送的信息处理设备
公开(公告)号：TW430769B
公开(公告)日：2001-04-21
申请号：TW085111587
申请日：1996-09-21
申请人：松下電器產業股份有限公司
发明人：檜垣信生 , 富永宜輝 , 宮地信哉 , 高山秀一
IPC分类号： G06F
CPC分类号： G06F9/30043 , G06F9/30138 , G06F9/3016
摘要：本發明之資訊處理裝置，係具備有：
暫存器群，係由複數暫存器所構成;
解讀裝置，依順序解讀程式中之機械語言指令，具有:第l運算元，係由個別欄位，顯示是否個別指定暫存器群中之一部分的暫存器，及總括欄位，係顯示是否總括指定暫存器群中之其他部分的暫存器所構成;及第2運算元，用以指定存儲器之有效位址；並檢出用以指出由第l運算元所指定之複數暫存器，與由第2運算元所指定之存儲器之間之的數據轉送的機械語言指令;判定裝置，對於檢出之機械語言指令的第l運算元中之個別欄位及總括欄位，判定各位元有效或無效;
第l產生裝置，用以產生在個別欄位中對應於被判定為有效位元之暫存器的暫存器號碼;
第2產生裝置，在總括欄位中被判定為有效時，依順序產生前述其他部分之暫存器的暫存器號碼;及
轉送裝置，用以執行在利用第l產生裝置及第2產生裝置所產生之暫存器號碼的暫存器，與從利用第2運算元所指定之有效位址連續的存儲器領域之間的數據轉送。
依據本構成，在可指定複數暫存器之機械語指令中，可利用很少的位元數指定複數之暫存器，而即使安裝於資訊處理裝置之暫存器很多時，亦可抑制程式之代碼規模的增加。
简体摘要：本发明之信息处理设备，系具备有：寄存器群，系由复数寄存器所构成; 解读设备，依顺序解读进程中之机械语言指令，具有:第l算子，系由个别字段，显示是否个别指定寄存器群中之一部分的寄存器，及总括字段，系显示是否总括指定寄存器群中之其他部分的寄存器所构成;及第2算子，用以指定存储器之有效位址；并检出用以指出由第l算子所指定之复数寄存器，与由第2算子所指定之存储器之间之的数据转送的机械语言指令;判定设备，对于检出之机械语言指令的第l算子中之个别字段及总括字段，判定各比特有效或无效; 第l产生设备，用以产生在个别字段中对应于被判定为有效比特之寄存器的寄存器号码; 第2产生设备，在总括字段中被判定为有效时，依顺序产生前述其他部分之寄存器的寄存器号码;及转送设备，用以运行在利用第l产生设备及第2产生设备所产生之寄存器号码的寄存器，与从利用第2算子所指定之有效位址连续的存储器领域之间的数据转送。依据本构成，在可指定复数寄存器之机械语指令中，可利用很少的比特数指定复数之寄存器，而即使安装于信息处理设备之寄存器很多时，亦可抑制进程之代码规模的增加。

7. 发明专利

TW355772B 具有精簡指令集運算結構之八位元微控制器失效
简体标题：具有精简指令集运算结构之八比特单片机
公开(公告)号：TW355772B
公开(公告)日：1999-04-11
申请号：TW086116599
申请日：1997-11-07
申请人：艾特梅爾公司
发明人：阿爾夫–埃吉爾.博根 , 約翰.D.布賴恩特 , 高特.邁克萊巴斯特 , 維加德.沃勒恩
IPC分类号： G06F
CPC分类号： G06F9/3001 , G06F9/30018 , G06F9/30021 , G06F9/30101 , G06F9/30112 , G06F9/30138 , G06F9/342 , G06F9/3885 , G06F15/7814
摘要：一種8位元精簡指令集運算基礎控制器（10）包括一具有一專用的算術邏輯單元（ALU-1）的8位元暫存器檔案，及一般目的8位元算術邏輯單元（ALU-1)。該暫存器檔案另包括裝置用以結合一對暫存器（100）以提供間接位址一邏輯16位元暫存器。該算術邏輯單元(ALU-2）是一16位元算術邏輯單元以提供特定算術功能至暫存器對，因此緩和該施於一般目的8位元算術邏輯單元計算的負擔。本發日的另一特微是包括一分頁暫存器（RAMP X,RAMP Y,RAMP Z）係與該邏輯16位元暫存器的內容結合以提供一更大位址範圍。本發明16位元微控制器的另一特微是該裝置手以直接讀取和將任何位元位置以一單指令載寫入該暫存器檔案。這避免必須執行不同負載，位移及/或罩覆先前技藝所需之運算。
简体摘要：一种8比特精简指令集运算基础控制器（10）包括一具有一专用的算术逻辑单元（ALU-1）的8比特寄存器文档，及一般目的8比特算术逻辑单元（ALU-1)。该寄存器文档另包括设备用以结合一对寄存器（100）以提供间接位址一逻辑16比特寄存器。该算术逻辑单元(ALU-2）是一16比特算术逻辑单元以提供特定算术功能至寄存器对，因此缓和该施于一般目的8比特算术逻辑单元计算的负担。本发日的另一特微是包括一分页寄存器（RAMP X,RAMP Y,RAMP Z）系与该逻辑16比特寄存器的内容结合以提供一更大位址范围。本发明16比特单片机的另一特微是该设备手以直接读取和将任何比特位置以一单指令载写入该寄存器文档。这避免必须运行不同负载，位移及/或罩覆先前技艺所需之运算。

8. 发明专利

TWI544444B 運算元快取設計有权
简体标题：算子缓存设计
公开(公告)号：TWI544444B
公开(公告)日：2016-08-01
申请号：TW103128699
申请日：2014-08-20
申请人：蘋果公司 , APPLE INC.
发明人：布羅恩葛雷詹姆士S , BLOMGREN, JAMES S. , 波特特蘭斯M , POTTER, TERENCE M. , 奧森堤摩西A , OLSON, TIMOTHY A. , 哈弗里爾安德魯M , HAVLIR, ANDREW M.
IPC分类号： G06T1/60 , G06F12/08
CPC分类号： G06F12/0875 , G06F9/30043 , G06F9/30138 , G06F9/30145 , G06F9/30185

9. 发明专利

TWI441020B 擴充ＲＩＳＣ處理器暫存器之分段配置方法有权
简体标题：扩充ＲＩＳＣ处理器寄存器之分段配置方法
公开(公告)号：TWI441020B
公开(公告)日：2014-06-11
申请号：TW100104989
申请日：2011-02-15
申请人：國立中正大學 , NATIONAL CHUNG CHENG UNIVERSITY
发明人：張榮貴 , 黃元欣 , 蘇家賢
IPC分类号： G06F12/04 , G06F12/08
CPC分类号： G06F9/30 , G06F9/30098 , G06F9/30138 , G06F9/30145 , G06F9/30163 , G06F9/3552

10. 发明专利

TW201351139A 具有上下文切換之微控制器审中-公开
简体标题：具有上下文切换之单片机
公开(公告)号：TW201351139A
公开(公告)日：2013-12-16
申请号：TW102109903
申请日：2013-03-20
申请人：微晶片科技公司 , MICROCHIP TECHNOLOGY INCORPORATED
发明人：倫德史特姆查克 , LUNDSTRUM, ZEKE , 杜溫哈吉芬尼 , DUVENHAGE, FANIE , 史迪曼尙恩 , STEEDMAN, SEAN , 奇爾瑟凱文李 , KILZER, KEVIN LEE , 裘利雀喬瑟夫 , JULICHER, JOSEPH
IPC分类号： G06F12/02 , G06F5/06
CPC分类号： G06F9/4812 , G06F9/30101 , G06F9/3012 , G06F9/30123 , G06F9/30138
摘要：本發明揭示一種微處理器或微控制器裝置，其可具有一中央處理單元(CPU)、與該CPU耦合之一資料記憶體，其中該資料記憶體被分為複數個記憶體庫，其中一記憶體庫選擇暫存器判定記憶體庫之何者當前與該CPU耦合。此外，提供一第一組及一第二組之特殊功能暫存器，其中在發生一上下文切換之後，選擇該第一組或該第二組之特殊功能暫存器作為該CPU之作用中上下文暫存器且選擇另一組之特殊功能暫存器作為非作用中上下文暫存器，其中該等作用中上下文暫存器之至少一些暫存器被記憶體映射至該資料記憶體之兩個以上記憶體庫且其中該等非作用中上下文暫存器之全部暫存器被記憶體映射至該資料記憶體內之至少一記憶體位置。
简体摘要：本发明揭示一种微处理器或单片机设备，其可具有一中央处理单元(CPU)、与该CPU耦合之一数据内存，其中该数据内存被分为复数个内存库，其中一内存库选择寄存器判定内存库之何者当前与该CPU耦合。此外，提供一第一组及一第二组之特殊功能寄存器，其中在发生一上下文切换之后，选择该第一组或该第二组之特殊功能寄存器作为该CPU之作用中上下文寄存器且选择另一组之特殊功能寄存器作为非作用中上下文寄存器，其中该等作用中上下文寄存器之至少一些寄存器被内存映射至该数据内存之两个以上内存库且其中该等非作用中上下文寄存器之全部寄存器被内存映射至该数据内存内之至少一内存位置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式