专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201727227A 用於超音波成像裝置之具有電容消除之像素接收器审中-公开
简体标题：用于超音波成像设备之具有电容消除之像素接收器
公开(公告)号：TW201727227A
公开(公告)日：2017-08-01
申请号：TW105125964
申请日：2016-08-15
申请人：高通公司 , QUALCOMM INCORPORATED
发明人：馬特倫納特卡爾阿克塞爾 , MATHE, LENNART KARL-AXEL , 瓦德華山米爾 , WADHWA, SAMEER , 謝翎立 , XIA, LINGLI
IPC分类号： G01N29/00 , G06K9/20
CPC分类号： A61B5/117 , G01S7/52079 , G01S15/8906 , G06K9/0002 , H01L27/20 , H03K17/975
摘要：本發明揭示一種裝置，諸如用於超音波成像裝置之像素感測器。該裝置包括：耦接至一壓電層之一第一金屬化層，其中一第一電壓回應於自一待成像之物品(例如使用者之指紋)反射且傳播穿過該壓電層的一超音波在該第一金屬化層處形成，且其中該第一金屬化層位於一基板上方；位於該第一金屬化層與該基板之間的一第二金屬化層；及一器件，其經組態以施加一第二電壓至該第二金屬化層以減小該第一金屬化層與該基板之間的一寄生電容。
简体摘要：本发明揭示一种设备，诸如用于超音波成像设备之像素传感器。该设备包括：耦接至一压电层之一第一金属化层，其中一第一电压回应于自一待成像之物品(例如用户之指纹)反射且传播穿过该压电层的一超音波在该第一金属化层处形成，且其中该第一金属化层位于一基板上方；位于该第一金属化层与该基板之间的一第二金属化层；及一器件，其经组态以施加一第二电压至该第二金属化层以减小该第一金属化层与该基板之间的一寄生电容。

2. 发明专利

TW202004389A 用於感測器之大陣列之偏壓產生及分佈审中-公开
简体标题：用于传感器之大数组之偏压产生及分布
公开(公告)号：TW202004389A
公开(公告)日：2020-01-16
申请号：TW108109052
申请日：2019-03-18
申请人：美商高通公司 , QUALCOMM INCORPORATED
发明人：瓦德華山米爾 , WADHWA, SAMEER , 王義 , WANG, YI , 馬特倫納特 , MATHE, LENNART
IPC分类号： G05F3/20
摘要：在某些態樣中，一種偏壓產生電路包含一偏壓電壓產生器。該偏壓電壓產生器具有：一主NMOS電晶體，其具有皆耦接至一第一端子之該主NMOS電晶體的一汲極及一閘極；一主電阻器，其具有一第一主電阻器端子及一第二主電阻器端子，其中該第一主電阻器端子耦接至該主NMOS電晶體之一源極；及一主PMOS電晶體，其具有耦接至該第二主電阻器端子之該主PMOS電晶體的一源極以及皆耦接至一第二端子之該主PMOS電晶體的一汲極及一閘極，其中該第二端子耦接至一主接地。該偏壓產生電路進一步包含耦接至該第一端子及該第二端子之一感測器陣列。
简体摘要：在某些态样中，一种偏压产生电路包含一偏压电压产生器。该偏压电压产生器具有：一主NMOS晶体管，其具有皆耦接至一第一端子之该主NMOS晶体管的一汲极及一闸极；一主电阻器，其具有一第一主电阻器端子及一第二主电阻器端子，其中该第一主电阻器端子耦接至该主NMOS晶体管之一源极；及一主PMOS晶体管，其具有耦接至该第二主电阻器端子之该主PMOS晶体管的一源极以及皆耦接至一第二端子之该主PMOS晶体管的一汲极及一闸极，其中该第二端子耦接至一主接地。该偏压产生电路进一步包含耦接至该第一端子及该第二端子之一传感器数组。

3. 发明专利

TW201141067A 工作循環校正電路 DUTY CYCLE CORRECTION CIRCUITRY 审中-公开
简体标题：工作循环校正电路 DUTY CYCLE CORRECTION CIRCUITRY
公开(公告)号：TW201141067A
公开(公告)日：2011-11-16
申请号：TW099136037
申请日：2010-10-21
申请人：高通公司
发明人：瓦德華山米爾 , 派拉里諾伊馬茲歐
IPC分类号： H03K
CPC分类号： H03K5/1565
摘要：一種用於調整例如一時脈信號之一週期性信號的工作循環以使其接近一目標值之封閉迴路技術。在一例示性實施例中，一電荷泵耦合至一充電及取樣模組，該充電及取樣模組在一負回饋迴路中驅動一抗時滯電路。該充電及取樣模組在四個連續相位中之兩者期間將該電荷泵耦合至整合電容器，且亦在該四個連續相位中之其他兩者期間將該整合電容器耦合至取樣電容器。可使用跨該等取樣電容器兩端之電壓來控制該抗時滯電路，該抗時滯電路調整待調整之一週期性信號之工作循環。
简体摘要：一种用于调整例如一时脉信号之一周期性信号的工作循环以使其接近一目标值之封闭回路技术。在一例示性实施例中，一电荷泵耦合至一充电及采样模块，该充电及采样模块在一负回馈回路中驱动一抗时滞电路。该充电及采样模块在四个连续相位中之两者期间将该电荷泵耦合至集成电容器，且亦在该四个连续相位中之其他两者期间将该集成电容器耦合至采样电容器。可使用跨该等采样电容器两端之电压来控制该抗时滞电路，该抗时滞电路调整待调整之一周期性信号之工作循环。

4. 发明专利

TW201106608A 具有經調節對稱負載之電流控制振盪器 CURRENT CONTROLLED OSCILLATOR WITH REGULATED SYMMETRIC LOADS 审中-公开
简体标题：具有经调节对称负载之电流控制振荡器 CURRENT CONTROLLED OSCILLATOR WITH REGULATED SYMMETRIC LOADS
公开(公告)号：TW201106608A
公开(公告)日：2011-02-16
申请号：TW099108267
申请日：2010-03-19
申请人：高通公司
发明人：秀東萬 , 瓦德華山米爾
IPC分类号： H03B , H03L
CPC分类号： H03L1/00 , H03K3/0322
摘要：本發明描述一種積體電路,其包括用於一具有經改良之電源供應抑制比(PSRR)之電流控制振盪器(ICO)的一偏壓電路。用於該ICO之該偏壓電路包括兩個誤差放大器。第一誤差放大器調節以接地電源(GND)為基準之偏壓電壓VBN。第二誤差放大器調節以正電源(VDD)為基準之偏壓電壓VBP。就注入VDD及GND中之雜訊而言,該VBP偏壓電壓及該VBN偏壓電壓具有相對於習知ICO偏壓電路經改良之PSRR。
简体摘要：本发明描述一种集成电路,其包括用于一具有经改良之电源供应抑制比(PSRR)之电流控制振荡器(ICO)的一偏压电路。用于该ICO之该偏压电路包括两个误差放大器。第一误差放大器调节以接地电源(GND)为基准之偏压电压VBN。第二误差放大器调节以正电源(VDD)为基准之偏压电压VBP。就注入VDD及GND中之噪声而言,该VBP偏压电压及该VBN偏压电压具有相对于习知ICO偏压电路经改良之PSRR。

5. 发明专利

TW201033783A 具有寬頻寬供電抑制比之低壓差穩壓器 LOW DROP-OUT VOLTAGE REGULATOR WITH WIDE BANDWIDTH POWER SUPPLY REJECTION RATIO 审中-公开
简体标题：具有宽带宽供电抑制比之低压差稳压器 LOW DROP-OUT VOLTAGE REGULATOR WITH WIDE BANDWIDTH POWER SUPPLY REJECTION RATIO
公开(公告)号：TW201033783A
公开(公告)日：2010-09-16
申请号：TW098142096
申请日：2009-12-09
申请人：高通公司
发明人：瓦德華山米爾
IPC分类号： G05F
CPC分类号： G05F1/563 , G05F1/56 , G05F1/575
摘要：本發明描述一種具有一寬頻寬供電抑制比(PSRR)之低壓差(LDO)穩壓器。在一態樣中，該LDO穩壓器包括兩個個別穩壓器電路級。一第一級穩壓器電路之輸出端處於在一輸入供應電壓(VDD)與一最終經調節輸出電壓(VREG)之間的一中間電壓(VINT)。一第二級穩壓器電路之輸出端處於該最終經調節輸出電壓(VREG)，且經最佳化以在一寬操作頻寬上用於對雜訊敏感的類比電路。該第一級穩壓器電路具有一零點頻率，而該第二級穩壓器電路具有一匹配的極點頻率，以最小化所有頻率上之自VDD至VREG的AC回應。
简体摘要：本发明描述一种具有一宽带宽供电抑制比(PSRR)之低压差(LDO)稳压器。在一态样中，该LDO稳压器包括两个个别稳压器电路级。一第一级稳压器电路之输出端处于在一输入供应电压(VDD)与一最终经调节输出电压(VREG)之间的一中间电压(VINT)。一第二级稳压器电路之输出端处于该最终经调节输出电压(VREG)，且经最优化以在一宽操作带宽上用于对噪声敏感的模拟电路。该第一级稳压器电路具有一零点频率，而该第二级稳压器电路具有一匹配的极点频率，以最小化所有频率上之自VDD至VREG的AC回应。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式