专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI634410B 用於在電腦處理器中基於程式階段動態時脈及電壓縮放之方法、裝置及非暫時性電腦可讀儲存媒體有权
简体标题：用于在电脑处理器中基于进程阶段动态时脉及电压缩放之方法、设备及非暂时性电脑可读存储媒体
公开(公告)号：TWI634410B
公开(公告)日：2018-09-01
申请号：TW105141098
申请日：2016-12-12
申请人：美商高通公司 , QUALCOMM INCORPORATED
发明人：普立亞達爾西西望姆 , PRIYADARSHI, SHIVAM , 克裡希納阿尼爾 , KRISHNA, ANIL , 達莫達倫瑞谷藍 , DAMODARAN, RAGURAM , 布萊奇傑佛瑞泰德 , BRIDGES, JEFFREY TODD , 偉爾斯萊恩 , WELLS, RYAN , 葛加區諾曼 , GARGASH, NORMAN , 史密斯羅德尼韋恩 , SMITH, RODNEY WAYNE
IPC分类号： G06F1/04 , G06F1/26

2. 发明专利

TW201727427A 用於在電腦處理器中基於程式階段動態時脈及電壓縮放之方法及裝置审中-公开
简体标题：用于在电脑处理器中基于进程阶段动态时脉及电压缩放之方法及设备
公开(公告)号：TW201727427A
公开(公告)日：2017-08-01
申请号：TW105141098
申请日：2016-12-12
申请人：高通公司 , QUALCOMM INCORPORATED
发明人：普立亞達爾西西望姆 , PRIYADARSHI, SHIVAM , 克裡希納阿尼爾 , KRISHNA, ANIL , 達莫達倫瑞谷藍 , DAMODARAN, RAGURAM , 布萊奇傑佛瑞泰德 , BRIDGES, JEFFREY TODD , 偉爾斯萊恩 , WELLS, RYAN , 葛加區諾曼 , GARGASH, NORMAN , 史密斯羅德尼韋恩 , SMITH, RODNEY WAYNE
IPC分类号： G06F1/04 , G06F1/26
CPC分类号： G06F1/3228 , G06F1/3206 , G06F1/324 , G06F1/3296 , Y02D10/126 , Y02D10/172
摘要：本發明大體上係關於基於程式階段之動態時脈及電壓縮放(DCVS)。舉例而言，在各程式階段期間，一第一硬體計數器可對一分派暫停發生且一載入佇列中之一最舊指令為一末級快取未中之各循環進行計數，一第二硬體計數器可對總循環進行計數，且一第三硬體計數器可對所提交指令進行計數。因此，一旦該所提交指令計數器達到一臨限值，則一軟體/韌體機構可讀取各種硬體計數器，且將該第一硬體計數器之一值除以該第二硬體計數器之一值以在一當前程式執行階段期間量測一暫停分數。該所量測暫停分數接著可用以預計一下一程式執行階段中之一暫停分數，使得可在下一階段中基於該所預計暫停分數而應用最佳電壓及頻率設定。
简体摘要：本发明大体上系关于基于进程阶段之动态时脉及电压缩放(DCVS)。举例而言，在各进程阶段期间，一第一硬件计数器可对一分派暂停发生且一加载队列中之一最旧指令为一末级缓存未中之各循环进行计数，一第二硬件计数器可对总循环进行计数，且一第三硬件计数器可对所提交指令进行计数。因此，一旦该所提交指令计数器达到一临限值，则一软件/固件机构可读取各种硬件计数器，且将该第一硬件计数器之一值除以该第二硬件计数器之一值以在一当前进程运行阶段期间量测一暂停分数。该所量测暂停分数接着可用以预计一下一进程运行阶段中之一暂停分数，使得可在下一阶段中基于该所预计暂停分数而应用最佳电压及频率设置。

3. 发明专利

TW201817149A 用於調整供應電壓以減少供應電壓降並最小化功率消耗之適應性電壓調變電路审中-公开
简体标题：用于调整供应电压以减少供应电压降并最小化功率消耗之适应性电压调制电路
公开(公告)号：TW201817149A
公开(公告)日：2018-05-01
申请号：TW106117425
申请日：2017-05-25
申请人：高通公司 , QUALCOMM INCORPORATED
发明人：科拉葉區萬特納葛雷 , KOLLA, YESHWANT NAGARAJ , 布萊奇傑佛瑞泰德 , BRIDGES, JEFFREY TODD , 帕堤爾桑傑 , PATEL, SANJAY , 史瑞德哈爾夏德哈 , SRIDHAR, SHRADDHA , 普萊斯柏特李 , PRICE, BURT LEE , 塔爾葛畢瑞爾梅特爾 , TARR, GABRIEL MARTEL
IPC分类号： H02M3/157 , H02M1/00
摘要：本發明提供用於調整供應電壓以減少供應電壓降並最小化功率消耗之適應性電壓調變電路。在一個態樣中，一適應性電壓調變電路藉由偵測一供應電壓何時降低至低於一降臨限電壓而偵測一供應電壓降，並回應於一供應電壓降而調整提供至一負載電路的一時脈信號。該適應性電壓調變電路保持時脈信號週期的數目之一計數，在該時脈信號週期期間該供應電壓低於該降臨限電壓。該適應性電壓調變電路回應於該計數超出一上限臨限值而增大該供應電壓，並回應於該計數小於一經定義時段之一結束時的一下限臨限值而減小該供應電壓。該適應性電壓調變電路可減少一負載電路以降低之頻率操作的時間同時最小化功率消耗。
简体摘要：本发明提供用于调整供应电压以减少供应电压降并最小化功率消耗之适应性电压调制电路。在一个态样中，一适应性电压调制电路借由侦测一供应电压何时降低至低于一降临限电压而侦测一供应电压降，并回应于一供应电压降而调整提供至一负载电路的一时脉信号。该适应性电压调制电路保持时脉信号周期的数目之一计数，在该时脉信号周期期间该供应电压低于该降临限电压。该适应性电压调制电路回应于该计数超出一上限临限值而增大该供应电压，并回应于该计数小于一经定义时段之一结束时的一下限临限值而减小该供应电压。该适应性电压调制电路可减少一负载电路以降低之频率操作的时间同时最小化功率消耗。

4. 发明专利

TW201734807A 基於執行許可之一快取之寫分配审中-公开
简体标题：基于运行许可之一缓存之写分配
公开(公告)号：TW201734807A
公开(公告)日：2017-10-01
申请号：TW106106528
申请日：2017-02-24
申请人：高通公司 , QUALCOMM INCORPORATED
发明人：薩多立司湯瑪士安佐 , SARTORIUS, THOMAS ANDREW , 迪凡弗詹姆士諾立司 , DIEFFENDERFER, JAMES NORRIS , 摩洛麥克威廉 , MORROW, MICHAEL WILLIAM , 布萊奇傑佛瑞泰德 , BRIDGES, JEFFREY TODD , 麥夫尼麥可史考特 , MCILVAINE, MICHAEL SCOTT , 史密斯羅德尼威尼 , SMITH, RODNEY WAYNE , 達克塞肯尼士艾倫 , DOCKSER, KENNETH ALAN , 史派爾湯瑪仕菲利浦 , SPEIER, THOMAS PHILIP
IPC分类号： G06F12/0871 , G06F12/126
CPC分类号： G06F12/123 , G06F12/0811 , G06F12/0831 , G06F12/0871 , G06F12/0888 , G06F12/0891 , G06F12/0895 , G06F12/0897 , G06F12/1009 , G06F12/1027 , G06F12/126 , G06F2212/604 , G06F2212/6046 , G06F2212/621 , G06F2212/684 , G06F2212/69
摘要：用於管理對一快取之存取之系統及方法係關於判定與對該快取之一寫入請求之一寫入位址相關聯之一或多個執行許可。該快取可為用於儲存資料以及指令之一統一快取。在對於該寫入請求在該快取中存在一寫入未命中之情況下，一快取控制器可基於該一或多個執行許可而判定是否實施一寫入-分配策略或一寫入-不分配策略以用於服務該寫入未命中。該一或多個執行許可可係關於與該寫入位址相關聯之一特權等級。產生該寫入請求之一產生代理程式之執行許可及可自該寫入位址執行之一消耗代理程式之一執行許可可分別基於該產生代理程式及該消耗代理程式之特權等級。
简体摘要：用于管理对一缓存之存取之系统及方法系关于判定与对该缓存之一写入请求之一写入位址相关联之一或多个运行许可。该缓存可为用于存储数据以及指令之一统一缓存。在对于该写入请求在该缓存中存在一写入未命中之情况下，一缓存控制器可基于该一或多个运行许可而判定是否实施一写入-分配策略或一写入-不分配策略以用于服务该写入未命中。该一或多个运行许可可系关于与该写入位址相关联之一特权等级。产生该写入请求之一产生代理进程之运行许可及可自该写入位址运行之一消耗代理进程之一运行许可可分别基于该产生代理进程及该消耗代理进程之特权等级。

5. 发明专利

TW201712553A 用於在經曝露快取停止運作時有效之時脈調整之方法及裝置审中-公开
简体标题：用于在经曝露缓存停止运作时有效之时脉调整之方法及设备
公开(公告)号：TW201712553A
公开(公告)日：2017-04-01
申请号：TW105129086
申请日：2016-09-08
申请人：高通公司 , QUALCOMM INCORPORATED
发明人：普立亞達爾西西望姆 , PRIYADARSHI, SHIVAM , 克裡希納阿尼爾 , KRISHNA, ANIL , 達莫達倫瑞谷藍 , DAMODARAN, RAGURAM , 布萊奇傑佛瑞泰德 , BRIDGES, JEFFREY TODD , 史派爾湯瑪仕菲利浦 , SPEIER, THOMAS PHILIP , 史密斯羅德尼威尼 , SMITH, RODNEY WAYNE , 柏曼凱斯艾倫 , BOWMAN, KEITH ALAN , 漢斯克因大衛喬瑟夫溫斯頓 , HANSQUINE, DAVID JOSEPH WINSTON
IPC分类号： G06F12/0802 , G06F12/0866 , G06F9/50
CPC分类号： G06F1/08 , G06F1/3206 , G06F1/324 , G06F1/3243 , G06F9/3824 , G06F9/3855 , G06F12/0804 , G06F12/0875 , G06F12/0897 , G06F12/12 , G06F2212/1024 , G06F2212/60 , Y02D10/126 , Y02D10/152
摘要：回應於因一快取未命中所致之一分派停止運作，降低一處理器之時脈頻率。在一實施例中，倘若該載入指令為最舊載入指令及其中存在一分派停止運作之連續處理器循環的數目超出一臨限值，且倘若自從該末階快取未命中以來的處理器循環之總數目不超過某一指定數目，則針對引發一末階快取未命中之一載入指令降低該處理器時脈頻率。
简体摘要：回应于因一缓存未命中所致之一分派停止运作，降低一处理器之时钟频率。在一实施例中，倘若该加载指令为最旧加载指令及其中存在一分派停止运作之连续处理器循环的数目超出一临限值，且倘若自从该末阶缓存未命中以来的处理器循环之总数目不超过某一指定数目，则针对引发一末阶缓存未命中之一加载指令降低该处理器时钟频率。

6. 发明专利

TW201136166A 可適性時脈產生器、系統及方法 ADAPTIVE CLOCK GENERATORS, SYSTEMS, AND METHODS 审中-公开
简体标题：可适性时脉产生器、系统及方法 ADAPTIVE CLOCK GENERATORS, SYSTEMS, AND METHODS
公开(公告)号：TW201136166A
公开(公告)日：2011-10-16
申请号：TW099143809
申请日：2010-12-14
申请人：高通公司
发明人：賈齊曼尼席 , 蔡齊名 , 布萊奇傑佛瑞泰德
IPC分类号： H03K
CPC分类号： H03K3/0315 , H03K2005/00058 , H03K2005/00215
摘要：揭示可用以產生針對一功能電路之一時脈信號以避免或減小效能邊限之可適性時脈產生器、系統,及相關方法。在某些實施例中,一時脈產生器根據在一或多個延遲電路中所提供之與在該(該等)功能電路中之一經選擇延遲路徑相關之一或多個延遲路徑而自主且可適性地產生一時脈信號。該時脈產生器包括一或多個延遲電路,該(該等)延遲電路經調適以接收一輸入信號並將該輸入信號延遲與一或多個功能電路之一或多個延遲路徑相關之一量以產生一輸出信號。一回饋電路耦合至該(該等)延遲電路且回應於該輸出信號,其中該回饋電路經調適以將該輸入信號產生回至呈一振盪迴路組態之該(該等)延遲電路。該輸入信號可用以將一時脈信號提供至該(該等)功能電路。
简体摘要：揭示可用以产生针对一功能电路之一时脉信号以避免或减小性能边限之可适性时脉产生器、系统,及相关方法。在某些实施例中,一时脉产生器根据在一或多个延迟电路中所提供之与在该(该等)功能电路中之一经选择延迟路径相关之一或多个延迟路径而自主且可适性地产生一时脉信号。该时脉产生器包括一或多个延迟电路,该(该等)延迟电路经调适以接收一输入信号并将该输入信号延迟与一或多个功能电路之一或多个延迟路径相关之一量以产生一输出信号。一回馈电路耦合至该(该等)延迟电路且回应于该输出信号,其中该回馈电路经调适以将该输入信号产生回至呈一振荡回路组态之该(该等)延迟电路。该输入信号可用以将一时脉信号提供至该(该等)功能电路。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式