专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI359516B 積體熱電冷卻裝置及其製造方法 INTEGRATED THERMOELECTRIC COOLING DEVICES AND METHODS FOR FABRICATING SAME 失效
简体标题：积体热电冷却设备及其制造方法 INTEGRATED THERMOELECTRIC COOLING DEVICES AND METHODS FOR FABRICATING SAME
公开(公告)号：TWI359516B
公开(公告)日：2012-03-01
申请号：TW094138394
申请日：2005-11-02
申请人：萬國商業機器公司
发明人：霍華豪陳 , 理查C 朱 , 路易斯L 許
IPC分类号： H01L
CPC分类号： H01L35/34 , H01L23/38 , H01L27/16 , H01L35/32 , H01L2224/16225 , H01L2924/00011 , H01L2924/00014 , H01L2224/0401
摘要：本發明提供一種半導體積體熱電裝置，其係利用半導體薄膜及超大型積體電路(VLSI)製程，而形成具有高密度之熱電元件陣列。舉例而言，熱電裝置可分隔地形成並與半導體晶片結合，或者一體成型地(integrally)形成於半導體晶片之非主動區表面內。
简体摘要：本发明提供一种半导体积体热电设备，其系利用半导体薄膜及超大型集成电路(VLSI)制程，而形成具有高密度之热电组件数组。举例而言，热电设备可分隔地形成并与半导体芯片结合，或者一体成型地(integrally)形成于半导体芯片之非主动区表面内。

2. 发明专利

TW526491B 在動態隨機存取記憶體快取記憶體中更新資料的方法及裝置失效
简体标题：在动态随机存取内存高速缓存中更新数据的方法及设备
公开(公告)号：TW526491B
公开(公告)日：2003-04-01
申请号：TW090122244
申请日：2001-09-07
申请人：萬國商業機器公司
发明人：汪禮康 , 路易斯L 許
IPC分类号： G11C , G06F
CPC分类号： G11C11/40603 , G06F12/0802 , G11C11/406 , G11C11/40607
摘要：提供一種在電腦系統之DRAM快取記憶體中更新資料之方法及裝置，以便在無習用資料更新系統導致之更新不順(如處理器中之延遲)之下執行資料更新操作，本發明之較佳實例執行關於DRAM快取記憶體之資料更新操作，方法是藉由偵測出處理器之請求位址，當偵測出請求位址時即中止正常更新操作，將請求位址與儲存在TAG記憶體中之 TAG位址比較，該位址與極可能被處理器選擇之快取記憶體中之資料結合，產生更新位址以更新儲存在快取記憶體中之資料，各根據對應更新位址之資料年齡而產生，及在請求位址存取之字線上執行讀寫操作及在更新位址存取之字線上更新資料，其中讀寫操作及更新資料係同時執行。
简体摘要：提供一种在电脑系统之DRAM高速缓存中更新数据之方法及设备，以便在无习用数据更新系统导致之更新不顺(如处理器中之延迟)之下运行数据更新操作，本发明之较佳实例运行关于DRAM高速缓存之数据更新操作，方法是借由侦测出处理器之请求位址，当侦测出请求位址时即中止正常更新操作，将请求位址与存储在TAG内存中之 TAG位址比较，该位址与极可能被处理器选择之高速缓存中之数据结合，产生更新位址以更新存储在高速缓存中之数据，各根据对应更新位址之数据年龄而产生，及在请求位址存取之字在线运行读写操作及在更新位址存取之字在线更新数据，其中读写操作及更新数据系同时运行。

3. 发明专利

TW523757B 雙埠動態隨機存取記憶體結構系統失效
简体标题：双端口动态随机存取内存结构系统
公开(公告)号：TW523757B
公开(公告)日：2003-03-11
申请号：TW090120641
申请日：2001-08-22
申请人：萬國商業機器公司
发明人：路易斯L 許 , 拉吉維 V 喬許 , 卡爾瑞登斯
IPC分类号： G11C
CPC分类号： G11C11/40603 , G11C11/405 , G11C11/406 , G11C11/4097
摘要：提呈一種雙埠，折疊位元線動態隨機存取記憶體(DRAM)結構系統，其中在執行針對一資料陣列之一 DRAM細胞之二同時存取請求的至少一存取請求之前，該 DRAM結構系統優先權化該二存取請求，以避免影響資料之完整性，且同時抑制由於字組線至位元線耦合，位元線至位元線耦合，與位元線至基板耦合，所造成之雜訊。如果該二存取請求是寫入-讀取，則該系統優先權化該二存取請求成為彼此相等。該系統接著藉由下列方式來同時執行寫入與讀取存取：經由第一埠來存取對應之DRAM細胞以寫入資料，且同時寫入資料於一輸出匯流排，而此等效於一讀取存取。在本發明之另一實例中，一雙埠，共享位址匯流排DRAM結構系統受到展現，其中也優先權化針對一資料陣列之DRAM細胞之二同時存取請求。如果該二存取請求是寫入-讀取或讀取-寫入，則該系統優先權化該二存取請求成為彼此相等。該系統接著藉由下列方式來同時執行寫入及讀取存取，或讀取及寫入存取請求：分別經由第一埠或第二埠來存取對應之DRAM細胞以寫入資料，且同時寫入資料於一輸出匯流排。此系統進一步包含共享位址匯流排，因而使得控制電路可供二埠共享，因為一次只能有對應之DRAM細胞之一埠受到使用。因此，只需要較少之控制電路，且所有控制電路可提供於資料陣列之一側。優先權化是藉由指定每一DRAM細胞之一埠成為主埠及另一埠成為從屬埠來實現，以維持該二DRAM結構系統之資料完整性，其中預定經由主埠之存取請求一般具有高於預定經由從屬埠之存取請求之優先權。因此，經由主埠之 DRAM細胞存取之優先權，除了一些例外以外，高於經由從屬埠之存取之優先權。每一DRAM結構系統藉由下列方式來抑制由於字組線至位元線耦合，位元線至位元線耦合，與位元線至基板耦合，所造成之雜訊：在資料陣列上提供至少一互補位元線給每一真正位元線以形成位元線對。
简体摘要：提呈一种双端口，折叠比特线动态随机存取内存(DRAM)结构系统，其中在运行针对一数据数组之一 DRAM细胞之二同时存取请求的至少一存取请求之前，该 DRAM结构系统优先权化该二存取请求，以避免影响数据之完整性，且同时抑制由于字组线至比特线耦合，比特线至比特线耦合，与比特线至基板耦合，所造成之噪声。如果该二存取请求是写入-读取，则该系统优先权化该二存取请求成为彼此相等。该系统接着借由下列方式来同时运行写入与读取存取：经由第一端口来存取对应之DRAM细胞以写入数据，且同时写入数据于一输出总线，而此等效于一读取存取。在本发明之另一实例中，一双端口，共享位址总线DRAM结构系统受到展现，其中也优先权化针对一数据数组之DRAM细胞之二同时存取请求。如果该二存取请求是写入-读取或读取-写入，则该系统优先权化该二存取请求成为彼此相等。该系统接着借由下列方式来同时运行写入及读取存取，或读取及写入存取请求：分别经由第一端口或第二端口来存取对应之DRAM细胞以写入数据，且同时写入数据于一输出总线。此系统进一步包含共享位址总线，因而使得控制电路可供二端口共享，因为一次只能有对应之DRAM细胞之一端口受到使用。因此，只需要较少之控制电路，且所有控制电路可提供于数据数组之一侧。优先权化是借由指定每一DRAM细胞之一端口成为主端口及另一端口成为从属端口来实现，以维持该二DRAM结构系统之数据完整性，其中预定经由主端口之存取请求一般具有高于预定经由从属端口之存取请求之优先权。因此，经由主端口之 DRAM细胞存取之优先权，除了一些例外以外，高于经由从属端口之存取之优先权。每一DRAM结构系统借由下列方式来抑制由于字组线至比特线耦合，比特线至比特线耦合，与比特线至基板耦合，所造成之噪声：在数据数组上提供至少一互补比特线给每一真正比特线以形成比特线对。

4. 发明专利

TW478091B 用以於矽塊及絕緣體上矽晶圓增大超大型積體電路電容器尺寸之方法及其所形成之結構失效
简体标题：用以于硅块及绝缘体上硅晶圆增大超大型集成电路电容器尺寸之方法及其所形成之结构
公开(公告)号：TW478091B
公开(公告)日：2002-03-01
申请号：TW089110701
申请日：2000-06-09
申请人：萬國商業機器公司
发明人：路易斯L 許 , 王禮功
IPC分类号： H01L
CPC分类号： H01L29/66181 , H01L27/0805 , H01L27/1203 , H01L28/90 , H01L29/945 , Y10S257/905 , Y10S438/947 , Y10S438/948
摘要：一種形成半導體裝置的方法，包括在一導體基板內形成至少一個具有預定側壁角度的導體島、在該至少一個島上形成一介電材料、在該介電材料上形成一導體材料、及形成接達該導體材料與該至少一個島的接點。
简体摘要：一种形成半导体设备的方法，包括在一导体基板内形成至少一个具有预定侧壁角度的导体岛、在该至少一个岛上形成一介电材料、在该介电材料上形成一导体材料、及形成接达该导体材料与该至少一个岛的接点。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式