专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW201444038A 半導體裝置之接墊結構审中-公开
简体标题：半导体设备之接垫结构
公开(公告)号：TW201444038A
公开(公告)日：2014-11-16
申请号：TW102115656
申请日：2013-05-02
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：廖修漢 , LIAO, HSIU HAN , 莊哲輔 , CHUANG, CHE FU , 蔡耀庭 , TSAI, YAO TING , 陳鶴庭 , CHEN, HO TING
IPC分类号： H01L23/488
CPC分类号： H01L24/05
摘要：一種半導體裝置之接墊結構，包括：第一導電層，設置於一第一介電層之一部內，具有第一表面積；第二介電層，設置於該第一介電層與該第一導電層上；第一導電介層物，設置於該第二介電層之一部內，具有第二表面積；第三介電層，設置於該第二介電層與該第一導電介層物上；第二導電層，設置於該第三介電層之一部內，具有第三表面積；保護層，設置於該第二導電層與該第三介電層上；以及開口，設置於該保護層內，部分露出該第二導電層，且該第一表面積、該第二表面積與該第三表面積之間具有介於0.29:0.28:1~0.43:0.42:1之比例。
简体摘要：一种半导体设备之接垫结构，包括：第一导电层，设置于一第一介电层之一部内，具有第一表面积；第二介电层，设置于该第一介电层与该第一导电层上；第一导电介层物，设置于该第二介电层之一部内，具有第二表面积；第三介电层，设置于该第二介电层与该第一导电介层物上；第二导电层，设置于该第三介电层之一部内，具有第三表面积；保护层，设置于该第二导电层与该第三介电层上；以及开口，设置于该保护层内，部分露出该第二导电层，且该第一表面积、该第二表面积与该第三表面积之间具有介于0.29:0.28:1~0.43:0.42:1之比例。

2. 发明专利

TWI548036B 嵌入式記憶元件的製造方法有权
简体标题：嵌入式记忆组件的制造方法
公开(公告)号：TWI548036B
公开(公告)日：2016-09-01
申请号：TW102125576
申请日：2013-07-17
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：蔡耀庭 , TSAI, YAO TING , 廖修漢 , LIAO, HSIU HAN , 莊哲輔 , CHUANG, CHE FU
IPC分类号： H01L21/8247 , H01L27/115

3. 发明专利

TW201505128A 嵌入式記憶元件的製造方法审中-公开
简体标题：嵌入式记忆组件的制造方法
公开(公告)号：TW201505128A
公开(公告)日：2015-02-01
申请号：TW102125576
申请日：2013-07-17
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：蔡耀庭 , TSAI, YAO TING , 廖修漢 , LIAO, HSIU HAN , 莊哲輔 , CHUANG, CHE FU
IPC分类号： H01L21/8247 , H01L27/115
摘要：一種嵌入式記憶元件的製造方法，包括提供基底。在基底的晶胞區上形成多個第一閘極結構。在基底的周邊區上形成第二閘極結構。在周邊區的基底上形成介電層。在晶胞區形成多個虛擬自行對準接觸窗插塞，並在虛擬自行對準接觸窗周圍形成多個開口。於基底上形成停止層，停止層填入於開口中，其中在對應開口的上述停止層的表面上具有多個凹陷。於各個凹陷中分別形成硬罩幕層。移除硬罩幕層以及部分停止層。移除虛擬自行對準接觸窗插塞，以形成多個自行對準接觸窗開口。於自行對準接觸窗開口中形成多個自行對準接觸窗。
简体摘要：一种嵌入式记忆组件的制造方法，包括提供基底。在基底的晶胞区上形成多个第一闸极结构。在基底的周边区上形成第二闸极结构。在周边区的基底上形成介电层。在晶胞区形成多个虚拟自行对准接触窗插塞，并在虚拟自行对准接触窗周围形成多个开口。于基底上形成停止层，停止层填入于开口中，其中在对应开口的上述停止层的表面上具有多个凹陷。于各个凹陷中分别形成硬罩幕层。移除硬罩幕层以及部分停止层。移除虚拟自行对准接触窗插塞，以形成多个自行对准接触窗开口。于自行对准接触窗开口中形成多个自行对准接触窗。

4. 发明专利

TWI650844B 具有測試鍵結構的半導體晶圓有权
简体标题：具有测试键结构的半导体晶圆
公开(公告)号：TWI650844B
公开(公告)日：2019-02-11
申请号：TW106143332
申请日：2017-12-11
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：廖修漢 , LIAO, HSIU HAN , 莊哲輔 , CHUANG, CHE FU
IPC分类号： H01L23/544

5. 发明专利

TW201505129A 嵌入式記憶元件及其製造方法审中-公开
简体标题：嵌入式记忆组件及其制造方法
公开(公告)号：TW201505129A
公开(公告)日：2015-02-01
申请号：TW102126707
申请日：2013-07-25
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：廖修漢 , LIAO, HSIU HAN , 莊哲輔 , CHUANG, CHE FU
IPC分类号： H01L21/8247 , H01L27/115
摘要：一種嵌入式記憶元件，包括閘極結構位於基底的晶胞區上。源極區與汲極區分別位於晶胞區的閘極結構的兩側的基底中。第一接觸窗插塞位於基底上，與源極區接觸。第二接觸窗插塞位於基底上，與汲極區接觸。第一接觸窗插塞的頂面高度低於第二接觸窗插塞的頂面高度。介電層在第一接觸窗插塞以及第二接觸窗插塞周圍，且介電層中具有凹陷，裸露出第一接觸窗插塞。填充層位於凹陷中。導體層位於基底上，導體層與第二接觸窗插塞接觸，且導體層藉由填充層與第一接觸窗電性隔絕。
简体摘要：一种嵌入式记忆组件，包括闸极结构位于基底的晶胞区上。源极区与汲极区分别位于晶胞区的闸极结构的两侧的基底中。第一接触窗插塞位于基底上，与源极区接触。第二接触窗插塞位于基底上，与汲极区接触。第一接触窗插塞的顶面高度低于第二接触窗插塞的顶面高度。介电层在第一接触窗插塞以及第二接触窗插塞周围，且介电层中具有凹陷，裸露出第一接触窗插塞。填充层位于凹陷中。导体层位于基底上，导体层与第二接触窗插塞接触，且导体层借由填充层与第一接触窗电性隔绝。

6. 发明专利

TWI543304B 嵌入式記憶元件及其製造方法有权
简体标题：嵌入式记忆组件及其制造方法
公开(公告)号：TWI543304B
公开(公告)日：2016-07-21
申请号：TW102126707
申请日：2013-07-25
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：廖修漢 , LIAO, HSIU HAN , 莊哲輔 , CHUANG, CHE FU
IPC分类号： H01L21/8247 , H01L27/115

7. 发明专利

TWI505423B 半導體裝置之接墊結構有权
简体标题：半导体设备之接垫结构
公开(公告)号：TWI505423B
公开(公告)日：2015-10-21
申请号：TW102115656
申请日：2013-05-02
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：廖修漢 , LIAO, HSIU HAN , 莊哲輔 , CHUANG, CHE FU , 蔡耀庭 , TSAI, YAO TING , 陳鶴庭 , CHEN, HO TING
IPC分类号： H01L23/488
CPC分类号： H01L24/05

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式