专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI578447B 記憶體裝置及其製造方法有权
简体标题：内存设备及其制造方法
公开(公告)号：TWI578447B
公开(公告)日：2017-04-11
申请号：TW104133642
申请日：2015-10-14
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：歐陽自明 , OU YANG, TZU MING , 李書銘 , LEE, SHU MING
IPC分类号： H01L21/8242 , H01L27/108

2. 发明专利

TWI567941B 半導體裝置及其製造方法有权
简体标题：半导体设备及其制造方法
公开(公告)号：TWI567941B
公开(公告)日：2017-01-21
申请号：TW104135551
申请日：2015-10-29
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：歐陽自明 , OU YANG, TZU MING , 李書銘 , LEE, SHU MING
IPC分类号： H01L27/10 , H01L27/108 , H01L21/764 , H01L21/8242

3. 发明专利

TWI700744B 半導體結構及其形成方法有权
简体标题：半导体结构及其形成方法
公开(公告)号：TWI700744B
公开(公告)日：2020-08-01
申请号：TW108131198
申请日：2019-08-30
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：李書銘 , LEE, SHU-MING , 邱永漢 , CHIU, YUNG-HAN , 劉嘉鴻 , LIU, CHIA-HUNG , 歐陽自明 , OU YANG, TZU-MING
IPC分类号： H01L21/306

4. 发明专利

TWI685086B 著陸墊結構及其製造方法有权
简体标题：着陆垫结构及其制造方法
公开(公告)号：TWI685086B
公开(公告)日：2020-02-11
申请号：TW108100253
申请日：2019-01-03
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：林庚平 , LIN, KENG-PING , 黑川哲治 , KUROKAWA, TETSUHARU , 歐陽自明 , OU YANG, TZU-MING , 李書銘 , LI, SHU-MING
IPC分类号： H01L27/108

5. 发明专利

TWI553782B 埋入式字元線及其隔離結構的製造方法有权
简体标题：埋入式字符线及其隔离结构的制造方法
公开(公告)号：TWI553782B
公开(公告)日：2016-10-11
申请号：TW103115577
申请日：2014-04-30
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：朴哲秀 , PARK, CHEOL-SOO , 歐陽自明 , OU YANG, TZU MING
IPC分类号： H01L21/8242 , H01L21/31 , G11C8/14

6. 发明专利

TW202027253A 著陸墊結構及其製造方法审中-公开
简体标题：着陆垫结构及其制造方法
公开(公告)号：TW202027253A
公开(公告)日：2020-07-16
申请号：TW108100253
申请日：2019-01-03
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：林庚平 , LIN, KENG-PING , 黑川哲治 , KUROKAWA, TETSUHARU , 歐陽自明 , OU YANG, TZU-MING , 李書銘 , LI, SHU-MING
IPC分类号： H01L27/108
摘要：一種著陸墊結構，包括：基底、多個著陸墊、防護環以及邊緣圖案。基底包括晶胞區、周邊區以及位於晶胞區與周邊區之間的防護環區。著陸墊以六方最密堆積的形式排列在晶胞區中的基底上。防護環以條狀的形式配置在防護環區中的基底上。邊緣圖案配置在晶胞區中並靠近防護環區的基底上。一種著陸墊結構的製造方法亦被提出。
简体摘要：一种着陆垫结构，包括：基底、多个着陆垫、防护环以及边缘图案。基底包括晶胞区、周边区以及位于晶胞区与周边区之间的防护环区。着陆垫以六方最密堆积的形式排列在晶胞区中的基底上。防护环以条状的形式配置在防护环区中的基底上。边缘图案配置在晶胞区中并靠近防护环区的基底上。一种着陆垫结构的制造方法亦被提出。

7. 发明专利

TW201919153A 記憶體裝置及其製造方法审中-公开
简体标题：内存设备及其制造方法
公开(公告)号：TW201919153A
公开(公告)日：2019-05-16
申请号：TW106138605
申请日：2017-11-08
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：李書銘 , LEE, SHU MING , 歐陽自明 , OU YANG, TZU MING
IPC分类号： H01L21/8239 , H01L29/78 , H01L21/28
摘要：一種記憶體裝置及其製造方法被提供。此記憶體裝置包括兩個第一閘極結構及多層絕緣結構。多層絕緣結構由下而上依序包括第一絕緣層、第二絕緣層、第三絕緣層及第四絕緣層。第二絕緣層的寬度相同於第三絕緣層的寬度，並且小於第一絕緣層的寬度。第四絕緣層的底表面的寬度大於第三絕緣層的頂表面的寬度。此記憶體裝置亦包括形成於第一閘極結構之間的電容接觸插塞。電容接觸插塞包括第一接觸部件、緩衝層及第二接觸部件。第二接觸部件的頂表面寬於其底表面。
简体摘要：一种内存设备及其制造方法被提供。此内存设备包括两个第一闸极结构及多层绝缘结构。多层绝缘结构由下而上依序包括第一绝缘层、第二绝缘层、第三绝缘层及第四绝缘层。第二绝缘层的宽度相同于第三绝缘层的宽度，并且小于第一绝缘层的宽度。第四绝缘层的底表面的宽度大于第三绝缘层的顶表面的宽度。此内存设备亦包括形成于第一闸极结构之间的电容接触插塞。电容接触插塞包括第一接触部件、缓冲层及第二接触部件。第二接触部件的顶表面宽于其底表面。

8. 发明专利

TWI653712B 半導體結構及其製造方法有权
简体标题：半导体结构及其制造方法
公开(公告)号：TWI653712B
公开(公告)日：2019-03-11
申请号：TW106138413
申请日：2017-11-07
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：林庚平 , LIN, KENG-PING , 歐陽自明 , OU YANG, TZU-MING , 李書銘 , LI, SHU-MING , 黑川哲治 , KUROKAWA, TETSUHARU
IPC分类号： H01L21/8242 , H01L27/108

9. 发明专利

TW201715701A 半導體裝置及其製造方法审中-公开
简体标题：半导体设备及其制造方法
公开(公告)号：TW201715701A
公开(公告)日：2017-05-01
申请号：TW104135551
申请日：2015-10-29
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：歐陽自明 , OU YANG, TZU MING , 李書銘 , LEE, SHU MING
IPC分类号： H01L27/10 , H01L27/108 , H01L21/764 , H01L21/8242
摘要：本揭露提供一種半導體裝置及其製造方法。此半導體裝置包括半導體基板。此半導體基板上包括第一絕緣材料層及多條位元線位於第一絕緣材料層中，其中多條位元線彼此平行且沿著第一方向延伸。此半導體裝置亦包括第二絕緣材料條狀結構橫跨位元線，形成於第一絕緣材料層中且沿著垂直於第一方向的第二方向延伸。此半導體裝置亦包括兩列接觸窗溝槽，分別形成於第二絕緣材料條狀結構兩側。此兩列接觸窗溝槽係垂直於上述位元線且被上述位元線分隔成為多個接觸窗。上述接觸窗在第一方向上的兩側壁分別鄰接於第一絕緣材料層及第二絕緣材料條狀結構。
简体摘要：本揭露提供一种半导体设备及其制造方法。此半导体设备包括半导体基板。此半导体基板上包括第一绝缘材料层及多条比特线位于第一绝缘材料层中，其中多条比特线彼此平行且沿着第一方向延伸。此半导体设备亦包括第二绝缘材料条状结构横跨比特线，形成于第一绝缘材料层中且沿着垂直于第一方向的第二方向延伸。此半导体设备亦包括两列接触窗沟槽，分别形成于第二绝缘材料条状结构两侧。此两列接触窗沟槽系垂直于上述比特线且被上述比特线分隔成为多个接触窗。上述接触窗在第一方向上的两侧壁分别邻接于第一绝缘材料层及第二绝缘材料条状结构。

10. 发明专利

TW201714254A 記憶體裝置及其製造方法审中-公开
简体标题：内存设备及其制造方法
公开(公告)号：TW201714254A
公开(公告)日：2017-04-16
申请号：TW104133642
申请日：2015-10-14
申请人：華邦電子股份有限公司 , WINBOND ELECTRONICS CORP.
发明人：歐陽自明 , OU YANG, TZU MING , 李書銘 , LEE, SHU MING
IPC分类号： H01L21/8242 , H01L27/108
摘要：本揭露提供一種記憶體裝置，包括：基板，具有兩個汲極區；位元線，設於基板上；第一絕緣層，覆蓋基板及位元線，其中第一絕緣層具有溝槽露出兩個汲極區；以及兩個汲極接觸插塞，設於溝槽中，且兩個汲極接觸插塞分別電性連接兩個汲極區，其中任一汲極接觸插塞包括：第一導電層，設於基板上；襯層，設於第一導電層上及溝槽之側壁上；及第二導電層，設於襯層上，其中兩個汲極接觸插塞之間具有隔離槽，且第二導電層具有面對隔離槽之側邊，其中襯層並未延伸至第二導電層之側邊上。本揭露亦提供此記憶體裝置之製造方法。
简体摘要：本揭露提供一种内存设备，包括：基板，具有两个汲极区；比特线，设于基板上；第一绝缘层，覆盖基板及比特线，其中第一绝缘层具有沟槽露出两个汲极区；以及两个汲极接触插塞，设于沟槽中，且两个汲极接触插塞分别电性连接两个汲极区，其中任一汲极接触插塞包括：第一导电层，设于基板上；衬层，设于第一导电层上及沟槽之侧壁上；及第二导电层，设于衬层上，其中两个汲极接触插塞之间具有隔离槽，且第二导电层具有面对隔离槽之侧边，其中衬层并未延伸至第二导电层之侧边上。本揭露亦提供此内存设备之制造方法。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式