专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI570571B 以可程式化終端階層來進行動態匯流排反相的技術有权
简体标题：以可进程化终端阶层来进行动态总线反相的技术
公开(公告)号：TWI570571B
公开(公告)日：2017-02-11
申请号：TW104133712
申请日：2015-10-14
申请人：英特爾公司 , INTEL CORPORATION
发明人：莫札克克里斯多佛P , MOZAK, CHRISTOPHER P. , 麥克卡爾詹姆斯A , MCCALL, JAMES A. , 卡斯比布萊恩K , CASPER, BRYAN K.
IPC分类号： G06F13/40 , G06F13/42
CPC分类号： G06F13/1657 , G06F11/10 , G06F13/4004 , G06F13/4022 , G06F13/4072 , G06F13/4217 , G06F13/4221 , G06F13/4234 , H04L25/4915 , Y02D10/14 , Y02D10/151

2. 发明专利

TW201635166A 用於裝置對裝置通訊的技術审中-公开
简体标题：用于设备对设备通信的技术
公开(公告)号：TW201635166A
公开(公告)日：2016-10-01
申请号：TW105103038
申请日：2016-01-30
申请人：英特爾公司 , INTEL CORPORATION
发明人：卡斯比布萊恩K , CASPER, BRYAN K. , 喬希詹姆斯E , JAUSSI, JAMES E. , 薩卡欽坦S , THAKKAR, CHINTAN S. , 仙舒利雅斯 , SEN, SHREYAS
IPC分类号： G06F15/163 , H04B7/24
CPC分类号： H04B5/0012 , H01P3/16 , H01Q13/24 , H04B5/0031
摘要：本揭示案之實施例提供用於鄰近通訊之設備及系統。該設備可包括：積體電路(IC)封裝，其具有中央處理單元(CPU)電路；輸入-輸出(I/O)電路，其與該CPU電路耦接；以及介電電磁波導，其與該I/O電路耦接，以允許該CPU電路與另一設備之間的通訊。在另一實例中，該設備可包括：多個耦接器墊，其設置於該設備之第一表面上；以及處理器，其與該等耦接器墊電氣耦接。該等耦接器墊中之一者可回應於與該第二表面至少部分接觸之該第一表面之置放來與設置於另一設備之第二表面上的耦接器墊中之一者形成電容耦接，以允許該處理器與另一設備之間的鄰近資料通訊。可描述及/或請求其他實施例。
简体摘要：本揭示案之实施例提供用于邻近通信之设备及系统。该设备可包括：集成电路(IC)封装，其具有中央处理单元(CPU)电路；输入-输出(I/O)电路，其与该CPU电路耦接；以及介电电磁波导，其与该I/O电路耦接，以允许该CPU电路与另一设备之间的通信。在另一实例中，该设备可包括：多个耦接器垫，其设置于该设备之第一表面上；以及处理器，其与该等耦接器垫电气耦接。该等耦接器垫中之一者可回应于与该第二表面至少部分接触之该第一表面之置放来与设置于另一设备之第二表面上的耦接器垫中之一者形成电容耦接，以允许该处理器与另一设备之间的邻近数据通信。可描述及/或请求其他实施例。

3. 发明专利

TWI570572B 用於裝置對裝置通訊的技術有权
简体标题：用于设备对设备通信的技术
公开(公告)号：TWI570572B
公开(公告)日：2017-02-11
申请号：TW105103038
申请日：2016-01-30
申请人：英特爾公司 , INTEL CORPORATION
发明人：卡斯比布萊恩K , CASPER, BRYAN K. , 喬希詹姆斯E , JAUSSI, JAMES E. , 薩卡欽坦S , THAKKAR, CHINTAN S. , 仙舒利雅斯 , SEN, SHREYAS
IPC分类号： G06F15/163 , H04B7/24
CPC分类号： H04B5/0012 , H01P3/16 , H01Q13/24 , H04B5/0031

4. 发明专利

TWI517179B 用於混成記憶體之系統、方法及裝置有权
简体标题：用于混成内存之系统、方法及设备
公开(公告)号：TWI517179B
公开(公告)日：2016-01-11
申请号：TW099144741
申请日：2010-12-20
申请人：英特爾公司 , INTEL CORPORATION
发明人：唐寧達夫 , DUNNING, DAVE , 卡斯比布萊恩K , CASPER, BRYAN K. , 摩尼蘭迪 , MOONEY, RANDY , 曼蘇利莫根 , MANSURI, MOZHGAN , 喬希詹姆斯E , JAUSSI, JAMES E.
IPC分类号： G11C8/12 , G11C5/14 , G11C29/24 , G11C29/42
CPC分类号： G06F11/1076 , G11C5/02 , G11C29/12 , H01L2224/16145 , H03M13/15 , H03M13/152

5. 发明专利

TWI587315B 用於混成記憶體之系統、方法及裝置（二）有权
简体标题：用于混成内存之系统、方法及设备（二）
公开(公告)号：TWI587315B
公开(公告)日：2017-06-11
申请号：TW104134702
申请日：2010-12-20
申请人：英特爾公司 , INTEL CORPORATION
发明人：唐寧達夫 , DUNNING, DAVE , 卡斯比布萊恩K , CASPER, BRYAN K. , 摩尼蘭迪 , MOONEY, RANDY , 曼蘇利莫根 , MANSURI, MOZHGAN , 喬希詹姆斯E , JAUSSI, JAMES E.
IPC分类号： G11C8/12 , G11C29/24 , G11C29/42
CPC分类号： G06F11/1076 , G11C5/02 , G11C29/12 , H01L2224/16145 , H03M13/15 , H03M13/152

6. 发明专利

TW201636863A 以可程式化終端階層來進行動態匯流排反相的技術审中-公开
简体标题：以可进程化终端阶层来进行动态总线反相的技术
公开(公告)号：TW201636863A
公开(公告)日：2016-10-16
申请号：TW104133712
申请日：2015-10-14
申请人：英特爾公司 , INTEL CORPORATION
发明人：莫札克克里斯多佛P , MOZAK, CHRISTOPHER P. , 麥克卡爾詹姆斯A , MCCALL, JAMES A. , 卡斯比布萊恩K , CASPER, BRYAN K.
IPC分类号： G06F13/40 , G06F13/42
CPC分类号： G06F13/1657 , G06F11/10 , G06F13/4004 , G06F13/4022 , G06F13/4072 , G06F13/4217 , G06F13/4221 , G06F13/4234 , H04L25/4915 , Y02D10/14 , Y02D10/151
摘要：針對1與0之一比率的可程式化位準的動態匯流排反相(DBI)。一傳輸裝置識別待傳輸之一信號之一非反相版本(「非反相信號」)中的1與0之一數目及/或比率及該信號之一反相版本(「反相信號」)中的1與0之一數目及/或比率。該傳輸裝置可計算該非反相信號中之1與0的一差值或該反相信號中之1與0的一差值提供較接近一目標比率的1與0之一經計算平均比率。該傳輸裝置發送達成提供較接近該目標比率之該經計算平均比率的該信號。
简体摘要：针对1与0之一比率的可进程化位准的动态总线反相(DBI)。一传输设备识别待传输之一信号之一非反相版本(“非反相信号”)中的1与0之一数目及/或比率及该信号之一反相版本(“反相信号”)中的1与0之一数目及/或比率。该传输设备可计算该非反相信号中之1与0的一差值或该反相信号中之1与0的一差值提供较接近一目标比率的1与0之一经计算平均比率。该传输设备发送达成提供较接近该目标比率之该经计算平均比率的该信号。

7. 发明专利

TW201604893A 用於混成記憶體之系統、方法及裝置（二）审中-公开
简体标题：用于混成内存之系统、方法及设备（二）
公开(公告)号：TW201604893A
公开(公告)日：2016-02-01
申请号：TW104134702
申请日：2010-12-20
申请人：英特爾公司 , INTEL CORPORATION
发明人：唐寧達夫 , DUNNING, DAVE , 卡斯比布萊恩K , CASPER, BRYAN K. , 摩尼蘭迪 , MOONEY, RANDY , 曼蘇利莫根 , MANSURI, MOZHGAN , 喬希詹姆斯E , JAUSSI, JAMES E.
IPC分类号： G11C8/12 , G11C29/24 , G11C29/42
CPC分类号： G06F11/1076 , G11C5/02 , G11C29/12 , H01L2224/16145 , H03M13/15 , H03M13/152
摘要：本發明之實施例大致上係針對用於混成記憶體之系統、方法及裝置。於一個實施例中，混成記憶體可包括封裝體基體。該混成記憶體也可包括附接至該封裝體基體之第一側之一混成記憶體緩衝器晶片。高速輸入/輸出(HSIO)邏輯組件支援針對一處理器之HSIO介面。該混成記憶體也包括用以支援HSIO介面上之一封包處理協定的封包處理邏輯組件。此外，該混成記憶體也具有垂直堆疊在該混成記憶體緩衝器上之一或多個記憶體片(tile)。
简体摘要：本发明之实施例大致上系针对用于混成内存之系统、方法及设备。于一个实施例中，混成内存可包括封装体基体。该混成内存也可包括附接至该封装体基体之第一侧之一混成内存缓冲器芯片。高速输入/输出(HSIO)逻辑组件支持针对一处理器之HSIO界面。该混成内存也包括用以支持HSIO界面上之一封包处理协定的封包处理逻辑组件。此外，该混成内存也具有垂直堆栈在该混成内存缓冲器上之一或多个内存片(tile)。

8. 发明专利

TW201135748A 用於混成記憶體之系統、方法及裝置 SYSTEMS, METHODS, AND APPARATUSES FOR HYBRID MEMORY 审中-公开
简体标题：用于混成内存之系统、方法及设备 SYSTEMS, METHODS, AND APPARATUSES FOR HYBRID MEMORY
公开(公告)号：TW201135748A
公开(公告)日：2011-10-16
申请号：TW099144741
申请日：2010-12-20
申请人：英特爾公司
发明人：唐寧達夫 , 卡斯比布萊恩K , 摩尼蘭迪 , 曼蘇利莫根 , 喬希詹姆斯E
IPC分类号： G11C
CPC分类号： G06F11/1076 , G11C5/02 , G11C29/12 , H01L2224/16145 , H03M13/15 , H03M13/152
摘要：本發明之實施例大致上係針對用於混成記憶體之系統、方法及裝置。於一個實施例中，混成記憶體可包括封裝體基體。該混成記憶體也可包括附接至該封裝體基體之第一側之一混成記憶體緩衝器晶片。高速輸入/輸出(HSIO)邏輯組件支援針對一處理器之HSIO介面。該混成記憶體也包括用以支援HSIO介面上之一封包處理協定的封包處理邏輯組件。此外，該混成記憶體也具有垂直堆疊在該混成記憶體緩衝器上之一或多個記憶體片(tile)。
简体摘要：本发明之实施例大致上系针对用于混成内存之系统、方法及设备。于一个实施例中，混成内存可包括封装体基体。该混成内存也可包括附接至该封装体基体之第一侧之一混成内存缓冲器芯片。高速输入/输出(HSIO)逻辑组件支持针对一处理器之HSIO界面。该混成内存也包括用以支持HSIO界面上之一封包处理协定的封包处理逻辑组件。此外，该混成内存也具有垂直堆栈在该混成内存缓冲器上之一或多个内存片(tile)。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式