专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW393775B 快閃記憶胞的製造方法、結構與其寫入方法失效
简体标题：快闪记忆胞的制造方法、结构与其写入方法
公开(公告)号：TW393775B
公开(公告)日：2000-06-11
申请号：TW087120920
申请日：1998-12-16
申请人：聯華電子股份有限公司
发明人：李明
IPC分类号： H01L
摘要：一種快閃記憶胞的製造方法，係使快閃記憶胞架構於絕緣層上有矽之基底上，其堆疊閘極係形成於基底的磊晶矽層上，而源極與汲極矽則形成於磊晶矽層之中。依此方法所形成之p-型通道快閃記憶體其寫入的模式，係將磊晶矽層與源極空接，將控制閘施以高正電壓，而將汲極施以各種定值之負電壓，使寫入模式可達到寫入多階邏輯狀態之功能。
简体摘要：一种快闪记忆胞的制造方法，系使快闪记忆胞架构于绝缘层上有硅之基底上，其堆栈闸极系形成于基底的磊晶硅层上，而源极与汲极硅则形成于磊晶硅层之中。依此方法所形成之p-型信道闪存其写入的模式，系将磊晶硅层与源极空接，将控制闸施以高正电压，而将汲极施以各种定值之负电压，使写入模式可达到写入多阶逻辑状态之功能。

2. 发明专利

TW486774B 結合場氧化層之淺溝渠隔離技術有权
简体标题：结合场氧化层之浅沟渠隔离技术
公开(公告)号：TW486774B
公开(公告)日：2002-05-11
申请号：TW087121256
申请日：1998-12-19
申请人：聯華電子股份有限公司
发明人：李明
IPC分类号： H01L
CPC分类号： H01L21/76229
摘要：一種結合場氧化層之淺溝渠隔離技術，此技術係在所提供的基底上形成墊氧化層與罩幕層之後，先將罩幕層圖案化，以形成一開口。接著，在開口所裸露之罩幕層的側壁形成間隙壁，並以此間隙壁為罩幕，依序進行蝕刻，以在基底中形成溝渠。其後，在溝渠中依序形成襯氧化層與絕緣層。接著，去除罩幕層與間隙壁，並於基底上形成另一層罩幕層，此罩幕層，具有一開口，裸露出溝渠中之絕緣層與基底表面上之部份墊氧化層。然後，再以上述之第二層罩幕層為罩幕，去除開口所裸露之墊氧化層，並進行熱氧化製程，以使開口所暴露之基底形成一層氧化層。其後，再去除罩幕層與墊氧化層，以完成隔離結構之製作。
简体摘要：一种结合场氧化层之浅沟渠隔离技术，此技术系在所提供的基底上形成垫氧化层与罩幕层之后，先将罩幕层图案化，以形成一开口。接着，在开口所裸露之罩幕层的侧壁形成间隙壁，并以此间隙壁为罩幕，依序进行蚀刻，以在基底中形成沟渠。其后，在沟渠中依序形成衬氧化层与绝缘层。接着，去除罩幕层与间隙壁，并于基底上形成另一层罩幕层，此罩幕层，具有一开口，裸露出沟渠中之绝缘层与基底表面上之部份垫氧化层。然后，再以上述之第二层罩幕层为罩幕，去除开口所裸露之垫氧化层，并进行热氧化制程，以使开口所暴露之基底形成一层氧化层。其后，再去除罩幕层与垫氧化层，以完成隔离结构之制作。

3. 发明专利

TW428287B 快閃記憶體之製造方法及其抹除的操作方法有权
简体标题：闪存之制造方法及其抹除的操作方法
公开(公告)号：TW428287B
公开(公告)日：2001-04-01
申请号：TW087121316
申请日：1998-12-21
申请人：聯華電子股份有限公司
发明人：李明
IPC分类号： H01L
CPC分类号： H01L29/66825 , H01L29/7883 , Y10S438/972
摘要：本發明提供一種快閃記憶體之製造方法及其抹除的操作方法，其製造方法係於N型基底中形成P井，再於P井中形成N井，於是三者組成NPN雙載子電晶體。接著將包括P型的源極區和汲極區、穿遂氧化層、浮置閘極、介電層和控制閘極的快閃記憶體架構於N井的區域。其抹除的操作方法，係設定電壓將NPN雙載子電晶體開啟，使產生流向基底表面的高能電子，再配合將控制閘極電壓設定為正電壓，並源極/汲極和浮置閘極電壓設定為浮接，於是利用控制閘極的正電壓將所產生的高能電子注入浮置閘極內。
简体摘要：本发明提供一种闪存之制造方法及其抹除的操作方法，其制造方法系于N型基底中形成P井，再于P井中形成N井，于是三者组成NPN双载子晶体管。接着将包括P型的源极区和汲极区、穿遂氧化层、浮置闸极、介电层和控制闸极的闪存架构于N井的区域。其抹除的操作方法，系设置电压将NPN双载子晶体管打开，使产生流向基底表面的高能电子，再配合将控制闸极电压设置为正电压，并源极/汲极和浮置闸极电压设置为浮接，于是利用控制闸极的正电压将所产生的高能电子注入浮置闸极内。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式