会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明专利
    • 硬體加速器及用於卸載操作之方法
    • 硬件加速器及用于卸载操作之方法
    • TW201814506A
    • 2018-04-16
    • TW106126953
    • 2017-08-09
    • 美商英特爾股份有限公司INTEL CORPORATION
    • 哥帕 維諾德GOPAL, VINODH吉佛德 詹姆斯GUILFORD, JAMES德萊斯多 崔西DRYSDALE, TRACY
    • G06F9/312
    • G06F9/50
    • 描述有關卸載操作之方法及設備。於一實施例中,硬體處理器包括用以執行執行緒並卸載操作之核心;及用以執行該操作之第一和第二硬體加速器,其中該第一和第二硬體加速器被耦合至共用緩衝器以儲存來自該第一硬體加速器之輸出資料並將該輸出資料提供為該第二硬體加速器之該輸入資料,該第二硬體加速器之輸入緩衝器描述符陣列具有針對各個別共用緩衝器之項目,該第二硬體加速器之輸入緩衝器回應描述符陣列具有針對各個別共用緩衝器之相應回應項目,該第一硬體加速器之輸出緩衝器描述符陣列具有針對各個別共用緩衝器之項目,及該第一硬體加速器之輸出緩衝器回應描述符陣列具有針對各個別共用緩衝器之相應回應項目。
    • 描述有关卸载操作之方法及设备。于一实施例中,硬件处理器包括用以运行线程并卸载操作之内核;及用以运行该操作之第一和第二硬件加速器,其中该第一和第二硬件加速器被耦合至共享缓冲器以存储来自该第一硬件加速器之输出数据并将该输出数据提供为该第二硬件加速器之该输入数据,该第二硬件加速器之输入缓冲器描述符数组具有针对各个别共享缓冲器之项目,该第二硬件加速器之输入缓冲器回应描述符数组具有针对各个别共享缓冲器之相应回应项目,该第一硬件加速器之输出缓冲器描述符数组具有针对各个别共享缓冲器之项目,及该第一硬件加速器之输出缓冲器回应描述符数组具有针对各个别共享缓冲器之相应回应项目。
    • 3. 发明专利
    • 用於可變長度整數編碼的指令集
    • 用于可变长度整数编码的指令集
    • TW201820122A
    • 2018-06-01
    • TW106126776
    • 2017-08-08
    • 美商英特爾股份有限公司INTEL CORPORATION
    • 哥帕 維諾德GOPAL, VINODH吉佛德 詹姆斯GUILFORD, JAMES
    • G06F9/30G06F9/46
    • 用於可變長度整數(varint)編碼的指令集和相關方法及設備。該指令集包括用於將varint編碼及解碼的指令,並可被包括為用於諸如x86和Arm式架構的處理器架構之指令集架構(ISA)以及其他ISA的一部份。在一態樣中,該等指令包括:用以將varint的大小編碼的varint大小編碼指令;用以將varint編碼的varint編碼指令;用以將經編碼之varint的大小解碼的varint大小解碼指令;以及用以將經編碼之varint解碼的varint解碼指令。可將varint編碼大小和編碼指令組合於單一指令中。同樣地,可將varint解碼大小和解碼指令組合於單一指令中。在一態樣中,該等指令使用將varint編碼成一個以上之VLQ八位元組的可變長度量(VLQ)編碼方案。
    • 用于可变长度整数(varint)编码的指令集和相关方法及设备。该指令集包括用于将varint编码及译码的指令,并可被包括为用于诸如x86和Arm式架构的处理器架构之指令集架构(ISA)以及其他ISA的一部份。在一态样中,该等指令包括:用以将varint的大小编码的varint大小编码指令;用以将varint编码的varint编码指令;用以将经编码之varint的大小译码的varint大小译码指令;以及用以将经编码之varint译码的varint译码指令。可将varint编码大小和编码指令组合於单一指令中。同样地,可将varint译码大小和译码指令组合於单一指令中。在一态样中,该等指令使用将varint编码成一个以上之VLQ八字节的可变长度量(VLQ)编码方案。
    • 4. 发明专利
    • 有效地執行散列運算的方法及設備
    • 有效地运行散列运算的方法及设备
    • TW201738773A
    • 2017-11-01
    • TW105144233
    • 2015-02-16
    • 英特爾股份有限公司INTEL CORPORATION
    • 渥里奇 吉爾伯WOLRICH, GILBERT M.哥帕 維諾德GOPAL, VINODH亞普 柯克YAP, KIRK S.裴嘉利 瓦伊第FEGHALI, WAJDI K.
    • G06F17/00H04L9/06H04L9/28
    • H04L9/3239G06F9/30007G06F12/0811G06F2212/283H04L9/0643H04L2209/125
    • 揭示用於處理器上執行散列功能之設備及方法。舉例而言,處理器的一實施例包括:暫存器組,包含第一儲存區及第二儲存區,其中儲存用於散列功能的狀態變數;執行單元,執行散列功能,以及,初始地標示第一儲存區儲存用於計算複數回合的散列功能之第一組狀態值,及,初始地標示第二儲存區儲存也用於計算複數回合的散列功能之第二組狀態值;以及,執行單元,使用第一及第二組狀態資料,以執行複數回合的散列功能,其中,執行包含第一儲存區與第二儲存區的標示之交換,以致於第一儲存區被標示成儲存用於第一組回合的第一組狀態值以及用於第二組回合的第二組狀態值,以及,其中,第二儲存區被標示成儲存用於第一組回合的該第二組狀態值以及用於第二組回合的第一組狀態值。
    • 揭示用于处理器上运行散列功能之设备及方法。举例而言,处理器的一实施例包括:寄存器组,包含第一存储区及第二存储区,其中存储用于散列功能的状态变量;运行单元,运行散列功能,以及,初始地标示第一存储区存储用于计算复数回合的散列功能之第一组状态值,及,初始地标示第二存储区存储也用于计算复数回合的散列功能之第二组状态值;以及,运行单元,使用第一及第二组状态数据,以运行复数回合的散列功能,其中,运行包含第一存储区与第二存储区的标示之交换,以致于第一存储区被标示成存储用于第一组回合的第一组状态值以及用于第二组回合的第二组状态值,以及,其中,第二存储区被标示成存储用于第一组回合的该第二组状态值以及用于第二组回合的第一组状态值。