专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TWI362718B 形成雙重鑲嵌圖案的方法 METHOD FOR FORMING DUAL DAMASCENE PATTERN 失效
简体标题：形成双重镶嵌图案的方法 METHOD FOR FORMING DUAL DAMASCENE PATTERN
公开(公告)号：TWI362718B
公开(公告)日：2012-04-21
申请号：TW096124196
申请日：2007-07-03
申请人：海力士半導體股份有限公司
发明人：李基領 , 許仲君
IPC分类号： H01L
CPC分类号： H01L21/76808 , G03F7/091 , H01L21/0276 , H01L21/31144
摘要：一種形成雙重鑲嵌圖案的方法，其包括：製備含有矽樹脂作為基礎樹脂的多功能硬遮罩組成物；形成含有自排列接觸絕緣膜、第一介電膜、蝕刻阻障膜、以及第二介電膜在硬接線層上方的沈積結構；蝕刻該沈積結構以暴露硬接線層，從而形成通孔；在第二介電膜上方和在通孔內形成多功能硬遮罩組成物以形成多功能硬遮罩膜；蝕刻產生的結構以暴露部分的第一介電膜，從而形成具有寬度比通孔寬的溝槽；以及移除該多功能硬遮罩膜。
简体摘要：一种形成双重镶嵌图案的方法，其包括：制备含有硅树脂作为基础树脂的多功能硬遮罩组成物；形成含有自排列接触绝缘膜、第一介电膜、蚀刻阻障膜、以及第二介电膜在硬接线层上方的沉积结构；蚀刻该沉积结构以暴露硬接线层，从而形成通孔；在第二介电膜上方和在通孔内形成多功能硬遮罩组成物以形成多功能硬遮罩膜；蚀刻产生的结构以暴露部分的第一介电膜，从而形成具有宽度比通孔宽的沟槽；以及移除该多功能硬遮罩膜。

2. 发明专利

TWI512784B 製造半導體元件的細微圖案的方法失效
简体标题：制造半导体组件的细微图案的方法
公开(公告)号：TWI512784B
公开(公告)日：2015-12-11
申请号：TW098146637
申请日：2009-12-31
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：李基領 , LEE, KI LYOUNG , 朴沙羅翰 , PARK, SA RO HAN
IPC分类号： H01L21/027
CPC分类号： H01L21/0337

3. 发明专利

TWI319904B 用於製造半導體元件的方法 METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE 失效
简体标题：用于制造半导体组件的方法 METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
公开(公告)号：TWI319904B
公开(公告)日：2010-01-21
申请号：TW095149759
申请日：2006-12-29
申请人：海力士半導體股份有限公司
发明人：李基領 , 潘槿道 , 朴沙羅漢
IPC分类号： H01L
CPC分类号： H01L21/76808 , H01L21/0276 , H01L21/31144 , H01L27/10855 , H01L27/10888
摘要：一種用於製造一個半導體元件的方法係包含利用一用於儲存節點的光罩來形成一個第二儲存節點的接點孔洞，並且利用一用作為硬式光罩及抗反射膜的硬式光罩層來在儲存節點的接點孔洞以及儲存節點之間確保一疊對裕度，以降低接觸電阻、避免一下部的層間絕緣膜的線寬縮減並且免除用於沉積該層間絕緣膜及一多晶矽層以及蝕刻該多晶矽層的製程，以縮短生產期間及降低產品成本。 A method for manufacturing a semiconductor device includes forming a second storage node contact hole with a mask for storage node and securing an overlay margin between a storage node contact hole and a storage node with a hard mask layer that serves as a hard mask as well as an anti－reflection film to reduce contact resistance, prevent reduction of a line－width of a lower interlayer insulating film and eliminate processes for depositing the interlayer insulating film and a polysilicon layer and etching the polysilicon layer to reduce a production period and cost of products. 【創作特點】本發明的各種實施例係針對於提供一種用於製造一個半導體元件的方法，該方法係包含利用一多功能的硬式光罩層來形成一個儲存節點的接點孔洞(亦被稱為“第二儲存節點的接點孔洞”)以及一個儲存節點的接點，該多功能的硬式光罩層係用作為一硬式光罩以及一抗反射膜。
根據本發明的一個實施例，一種用於製造一個半導體元件的方法係包含步驟有：在一個半導體基板之上形成一層間(interlayer)絕緣膜，該半導體基板係包含閘極以及位元線；利用一用於儲存節點的接點光罩來選擇性地蝕刻該層間絕緣膜以形成一具有一高度‘a’的第一層間絕緣膜圖案；在包含該第一層間絕緣膜圖案之所產生的結構之上形成一硬式光罩層；利用該用於儲存節點的接點光罩以在該多功能的硬式光罩層之上形成一光阻圖案；選擇性地蝕刻該多功能的硬式光罩層以及該第一層間絕緣膜圖案，該第一層間絕緣膜圖案係被蝕刻去掉自頂面量起的厚度‘b’(0b
简体摘要：一种用于制造一个半导体组件的方法系包含利用一用于存储节点的光罩来形成一个第二存储节点的接点孔洞，并且利用一用作为硬式光罩及抗反射膜的硬式光罩层来在存储节点的接点孔洞以及存储节点之间确保一叠对裕度，以降低接触电阻、避免一下部的层间绝缘膜的线宽缩减并且免除用于沉积该层间绝缘膜及一多晶硅层以及蚀刻该多晶硅层的制程，以缩短生产期间及降低产品成本。 A method for manufacturing a semiconductor device includes forming a second storage node contact hole with a mask for storage node and securing an overlay margin between a storage node contact hole and a storage node with a hard mask layer that serves as a hard mask as well as an anti－reflection film to reduce contact resistance, prevent reduction of a line－width of a lower interlayer insulating film and eliminate processes for depositing the interlayer insulating film and a polysilicon layer and etching the polysilicon layer to reduce a production period and cost of products. 【创作特点】本发明的各种实施例系针对于提供一种用于制造一个半导体组件的方法，该方法系包含利用一多功能的硬式光罩层来形成一个存储节点的接点孔洞(亦被称为“第二存储节点的接点孔洞”)以及一个存储节点的接点，该多功能的硬式光罩层系用作为一硬式光罩以及一抗反射膜。根据本发明的一个实施例，一种用于制造一个半导体组件的方法系包含步骤有：在一个半导体基板之上形成一层间(interlayer)绝缘膜，该半导体基板系包含闸极以及比特线；利用一用于存储节点的接点光罩来选择性地蚀刻该层间绝缘膜以形成一具有一高度‘a’的第一层间绝缘膜图案；在包含该第一层间绝缘膜图案之所产生的结构之上形成一硬式光罩层；利用该用于存储节点的接点光罩以在该多功能的硬式光罩层之上形成一光阻图案；选择性地蚀刻该多功能的硬式光罩层以及该第一层间绝缘膜图案，该第一层间绝缘膜图案系被蚀刻去掉自顶面量起的厚度‘b’(0b<a)；移除该光阻图案以及该硬式光罩层以形成一第二层间绝缘膜图案；在该第二层间绝缘膜图案的侧壁上形成一间隙壁；在该所产生的结构之上形成一多晶硅层；以及平坦化该多晶硅层。在一个实施例中，一种用于制造一个半导体组件的方法系包含在一个半导体基板之上形成一绝缘层，该半导体基板系包含闸极以及比特线；蚀刻该绝缘层以形成一具有第一高度的第一绝缘图案；在该第一绝缘图案之上形成一光罩层，该光罩层系被配置以作为一蚀刻停止层以及一抗反射层；在该光罩层之上形成一光罩图案；蚀刻该硬式光罩层以及该第一绝缘图案，使得该第一绝缘图案系被设置有一个步阶，借此界定一第二绝缘膜图案；移除该光罩图案以及该光罩层，使得该第二绝缘图案系界定一个通孔；以及在该通孔之内形成一接点插塞。在另一实施例中，一种用于制造一个半导体组件的方法系包含在一个半导体基板之上形成一绝缘膜，该半导体基板系包含闸极以及比特线，并且利用一个用于存储节点的接点光罩来蚀刻该绝缘膜以形成一个具有一高度的第一绝缘膜图案。该方法进一步包含在一个包含该第一绝缘膜图案之所产生的结构之上形成一硬式光罩层，该硬式光罩层系被配置以作为一蚀刻停止层以及一抗反射层；利用该用于存储节点的接点光罩以在该多功能的硬式光罩层之上形成一光阻图案；蚀刻该硬式光罩层以及该第一绝缘膜图案，该第一绝缘膜图案为具有一个步阶，借此界定一第二绝缘膜图案；移除该光阻图案以及该硬式光罩层以露出该第二绝缘膜图案，该第二绝缘膜图案系界定一个露出该比特线的通孔；在该第二绝缘膜图案的一个侧壁上形成一间隙壁；以及在该通孔内形成一存储节点的接点插塞。

4. 发明专利

TWI404119B 製造半導體元件之方法失效
简体标题：制造半导体组件之方法
公开(公告)号：TWI404119B
公开(公告)日：2013-08-01
申请号：TW097129757
申请日：2008-08-06
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：李基領 , LEE, KI LYOUNG , 卜喆圭 , BOK, CHEOL KYU
IPC分类号： H01L21/027 , H01L21/3065

5. 发明专利

TWI364781B 用於形成半導體元件之微細圖案之方法 METHOD FOR FORMING FINE PATTERN OF SEMICONDUCTOR DEVICE 失效
简体标题：用于形成半导体组件之微细图案之方法 METHOD FOR FORMING FINE PATTERN OF SEMICONDUCTOR DEVICE
公开(公告)号：TWI364781B
公开(公告)日：2012-05-21
申请号：TW097100154
申请日：2008-01-03
申请人：海力士半導體股份有限公司
发明人：李基領 , 卜喆圭
IPC分类号： H01L , G03F
CPC分类号： H01L21/0276 , G03F7/091 , H01L21/0273 , H01L21/0338 , H01L21/31144
摘要：一種用於形成一半導體元件之一微細圖案的方法，其包含：在一下伏層上形成一旋塗式碳層；藉由第一蝕刻遮罩圖案來形成一包括含矽聚合物之抗反射圖案；藉由位於第一蝕刻遮罩圖案之元件之間的第二蝕刻遮罩圖案來形成一包括含矽聚合物之光阻圖案，且藉由該等蝕刻遮罩圖案來蝕刻該旋塗式碳層，以減少處理步驟及製造成本，由此獲得均一之圖案構型。
简体摘要：一种用于形成一半导体组件之一微细图案的方法，其包含：在一下伏层上形成一旋涂式碳层；借由第一蚀刻遮罩图案来形成一包括含硅聚合物之抗反射图案；借由位于第一蚀刻遮罩图案之组件之间的第二蚀刻遮罩图案来形成一包括含硅聚合物之光阻图案，且借由该等蚀刻遮罩图案来蚀刻该旋涂式碳层，以减少处理步骤及制造成本，由此获得均一之图案构型。

6. 发明专利

TWI362689B 於半導體元件形成細緻圖案的方法 METHOD FOR FORMING FINE PATTERN OF SEMICONDUCTOR DEVICE 失效
简体标题：于半导体组件形成细致图案的方法 METHOD FOR FORMING FINE PATTERN OF SEMICONDUCTOR DEVICE
公开(公告)号：TWI362689B
公开(公告)日：2012-04-21
申请号：TW096147906
申请日：2007-12-14
申请人：海力士半導體股份有限公司
发明人：李基領 , 潘槿道 , 卜喆圭
IPC分类号： H01L
CPC分类号： H01L21/0337 , H01L21/02115 , H01L21/02134 , H01L21/02137 , H01L21/0214 , H01L21/02164 , H01L21/0217 , H01L21/022 , H01L21/0332 , H01L21/0338 , H01L21/3143 , H01L21/3146 , H01L21/31608 , H01L21/3185 , H01L21/32139
摘要：一種於半導體元件形成細緻圖案的方法，其包含在具有底層之半導體基材上面形成包括第一個、第二個、和第三個光罩圖案之沈積圖案、用第三個光罩圖案作為蝕刻阻障光罩將第二個光罩圖案側面蝕刻、移除第三個光罩圖案、形成一曝光第二個光罩圖案之上部的旋塗碳層、用旋塗碳層作為蝕刻阻障光罩進行蝕刻方法以曝光底層、及移除旋塗碳層。
简体摘要：一种于半导体组件形成细致图案的方法，其包含在具有底层之半导体基材上面形成包括第一个、第二个、和第三个光罩图案之沉积图案、用第三个光罩图案作为蚀刻阻障光罩将第二个光罩图案侧面蚀刻、移除第三个光罩图案、形成一曝光第二个光罩图案之上部的旋涂碳层、用旋涂碳层作为蚀刻阻障光罩进行蚀刻方法以曝光底层、及移除旋涂碳层。

7. 发明专利

TWI483288B 製造半導體元件的方法失效
简体标题：制造半导体组件的方法
公开(公告)号：TWI483288B
公开(公告)日：2015-05-01
申请号：TW097143032
申请日：2008-11-07
申请人：海力士半導體股份有限公司 , HYNIX SEMICONDUCTOR INC.
发明人：李基領 , LEE, KI LYOUNG , 卜喆圭 , BOK, CHEOL KYU , 潘槿道 , BAN, KEUN DO , 許仲君 , HEO, JUNG GUN
IPC分类号： H01L21/027 , H01L21/311

8. 发明专利

TWI369586B 半導體裝置之製造方法 METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE 失效
简体标题：半导体设备之制造方法 METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
公开(公告)号：TWI369586B
公开(公告)日：2012-08-01
申请号：TW097125527
申请日：2008-07-07
申请人：海力士半導體股份有限公司
发明人：李基領
IPC分类号： G03F , H01L
CPC分类号： H01L21/28123 , H01L21/0337 , H01L21/0338 , H01L21/31144 , H01L21/32139
摘要：在實行遮罩處理以後，在光阻圖案之側邊與頂部上形成間隔物，使得前述間隔物可被使用來作為蝕刻遮罩。在實行前述遮罩處理以後，以75~220℃，使用聚合物沉積層來形成前述間隔物，該聚合物沈積層係一種可沈積在前述光阻圖案之側邊及頂部之上的低溫氧化物或氮化物。一種半導體元件之製造方法，該方法包括：在蝕刻目標層上方形成底部抗反射塗佈膜；對形成於前述底部抗反射塗佈膜上方的光阻層進行圖案化；在被圖案化之光阻層以及前述底部抗反射塗佈膜上方形成絕緣層；對前述絕緣層進行回蝕，藉以在前述被圖案化之光阻層的側壁上形成間隔物；以及蝕刻前述底部抗反射塗佈膜及由前述間隔物所露出之前述蝕刻目標層，藉以形成精細圖案。
简体摘要：在实行遮罩处理以后，在光阻图案之侧边与顶部上形成间隔物，使得前述间隔物可被使用来作为蚀刻遮罩。在实行前述遮罩处理以后，以75~220℃，使用聚合物沉积层来形成前述间隔物，该聚合物沉积层系一种可沉积在前述光阻图案之侧边及顶部之上的低温氧化物或氮化物。一种半导体组件之制造方法，该方法包括：在蚀刻目标层上方形成底部抗反射涂布膜；对形成于前述底部抗反射涂布膜上方的光阻层进行图案化；在被图案化之光阻层以及前述底部抗反射涂布膜上方形成绝缘层；对前述绝缘层进行回蚀，借以在前述被图案化之光阻层的侧壁上形成间隔物；以及蚀刻前述底部抗反射涂布膜及由前述间隔物所露出之前述蚀刻目标层，借以形成精细图案。

9. 发明专利

TW201118921A 製造半導體元件的細微圖案的方法 METHOD OF MANUFACTURING FINE PATTERNS OF SEMICONDUCTOR DEVICE 失效
简体标题：制造半导体组件的细微图案的方法 METHOD OF MANUFACTURING FINE PATTERNS OF SEMICONDUCTOR DEVICE
公开(公告)号：TW201118921A
公开(公告)日：2011-06-01
申请号：TW098146637
申请日：2009-12-31
申请人：海力士半導體股份有限公司
发明人：李基領 , 朴沙羅翰
IPC分类号： H01L
CPC分类号： H01L21/0337
摘要：一種形成半導體元件的細微圖案的方法包括在半導體基板的單元區域中形成線路形式的犧牲膜圖案，並且，同時在半導體基板的周圍區域中形成襯墊圖案，在犧牲膜圖案和襯墊圖案的每一者的側壁上形成間隔物，在間隔物的側壁上形成間隙填充層，從而形成線路和間隔圖案，其包括在單元區域中的犧牲膜圖案和間隙填充層，和以規律的間距分離單元區域的線路和間隔圖案，並且，同時蝕刻周圍區域的襯墊圖案，從而在周圍區域中形成特定的圖案。
简体摘要：一种形成半导体组件的细微图案的方法包括在半导体基板的单元区域中形成线路形式的牺牲膜图案，并且，同时在半导体基板的周围区域中形成衬垫图案，在牺牲膜图案和衬垫图案的每一者的侧壁上形成间隔物，在间隔物的侧壁上形成间隙填充层，从而形成线路和间隔图案，其包括在单元区域中的牺牲膜图案和间隙填充层，和以规律的间距分离单元区域的线路和间隔图案，并且，同时蚀刻周围区域的衬垫图案，从而在周围区域中形成特定的图案。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式